```
(Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.
             **Image available**
012386060
WPI Acc No: 1999-192167/199917
XRPX Acc No: N99-140742
```

Large capacity multi-class core ATM switch architecture Patent Assignee: NEC CORP (NIDE); NEC USA INC (NIDE Inventor: FAN R; MARK B; RAMAMURTHY G; MARK B L

Number of Countries: 027 Number of Patents: 003

Patent Family:

Week Patent No Kind Date Applicat No Kind Date 19980430 199917 EP 98107930 A . 19990310 EP 901302 A2 JP 9892088 19990330 А 19980403 JP 11088374 Α 20011127 US 97923978 19970905 US 6324165 В1

Priority Applications (No Type Date): US 97923978 A 19970905 Patent Details:

Main IPC Patent No Kind Lan Pg Filing Notes

EP 901302 A2 E 43 H04Q-011/04

Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT LI LT LU LV MC MK NL PT RO SE SI

29 H04L-012/28 JP 11088374 A H04L-012/26 US 6324165 B1

Abstract (Basic): EP 901302 A2

NOVELTY - The large capacity triple-buffered switch is preferably a single stage switch which may be used as a switching element in a still larger capacity multi-stage switch. The core switch module (10) consists of 16 input ports (IP), 16 output ports (OP) and one multicast output port (MOP), all connected to a high speed terminal bus (20). The core module interconnects the input/output modules to large buffers and intelligent/management mechanisms

DETAILED DESCRIPTION - INDEPENDENT CLAIMS are included for an ATM

switch scheduler and a buffer

USE - For servicing requests originated from various classes of sources in ATM network.

ADVANTAGE - Can flexibly vary bandwidth of switch and cope with multiple traffic class requirements

DESCRIPTION OF DRAWING(S) - The drawing is a diagram depicting architecture of core switch module according to preferred embodiment of present invention.

Core switch module (10)

Input ports (IP)

Output ports (OP)

Multicast output port (MOP)

High speed terminal bus (20)

pp; 43 DwgNo 1/18

Title Terms: CAPACITY; MULTI; CLASS; CORE; ATM; SWITCH; ARCHITECTURE

Derwent Class: W01

International Patent Class (Main): H04L-012/26; H04L-012/28; H04Q-011/04

International Patent Class (Additional): H04L-012/56; H04Q-003/00

File Segment: EPI

(Item 1 from file: 347) DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available 06146834

LARGE CAPACITY MULTI-CLASS CORE ATM SWITCH ARCHITECTURE

PUB. NO.: 11-088374 ·A]

March 30, 1999 (19990330) PUBLISHED:

INVENTOR(s): FAN RUIXUE

MARK BRIAN

RAMAMURTHY GOPALAKRISHNAN

APPLICANT(s): NEC CORP

APPL. NO.: 10-092088 [JP 9892088] FILED: April 03, 1998 (19980403)

PRIORITY: 923978 [US 923978], US (United States of America), September

05, 1997 (19970905)

INTL_CLASS: H04L-012/28; H04Q-003/00

ABSTRACT

PROBLEM TO BE SOLVED: To provide a large capacity ATM core switch structure for supporting plural traffic classes and service quality guarantee.

SOLUTION: A switch efficiently adjusts real-time and non-real-time multi-cast flows and the switch is constituted of a high-speed core module 10 for mutually connecting input/output modules provided with a large capacity buffer and an intelligent scheduling/buffer management mechanism. Scheduling is realized by using new dynamic rate control for controlling internal congestion and achieving fair throughput performance between the flows competing at a switch bottleneck part. In a dynamic rate control system, the flow is rate-controlled corresponding to congestion information monitored at the bottleneck part inside the switch. For respective switch flows, a rate for which a dynamic rate component for fairly dividing an unused band width is added to a minimum service rate is guaranteed.

COPYRIGHT: (C) 1999, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-88374

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.6		識別記号	FΙ		• *
H04L	12/28	•	H04L	11/20	G
H04Q 3/0	3/00		H04Q	3/00	
•		·	H04L	11/20	H.

審査請求 有 請求項の数27 OL (全 29 頁)

(21)出願番号	特願平10-92088	(71) 出額人	000004237 日本電気株式会社
(22)出顧日	平成10年(1998) 4月3日	: ,	東京都港区芝五丁目7番1号
	_	(72)発明者	ルイクシュー ファン
(31)優先権主張番号	08/923978		アメリカ合衆国,ニュージャージー
(32)優先日	1997年9月5日	·	08540, プリンストン, 4 インディベン
(33)優先権主張国	米国 (US)		デンス ウエイ, エヌ・イー・シー・ユ
•			ー・エス・エー・インク内
	,	(74)代理人	弁理士 後藤 洋介 (外1名)


・最終頁に続く

(54) 【発明の名称】 大容量マルチクラスコアATMスイッチアーキテクチャ

(57)【要約】 (修正有)

【課題】 複数のトラフィッククラス及びサービス品質 保証をサポートする大容量ATMコアスイッチ構造を提 供する。

【解決手段】 スイッチは、リアルタイム及びノンリアルタイムマルチキャストフローを効率的に調整する。スイッチは、大容量バッファを備えた入力/出力モジュールを相互接続する高速コアモジュールと、インテリジューリング/バッファ管理メカニズムとで構成される。スケジューリングは、内部輻輳を制御し、スイッチボトルネック部で競合するフロー間に公平ないープット性能を達成する新規な動的レート制御を用いて、実現できる。動的レート制御方式では、フローは、スレート間御される。各スイッチフローには、最低サービスレートに、未使用帯域幅を公平に配分する動的レート成分を加えたレートが、保証される。



【特許請求の範囲】

【請求項1】 コアスイッチと、上記コアスイッチの入力側に接続された複数個の入力モジュールと、上記コアスイッチの出力側に接続された複数個の出力モジュールとを備え、

上記コアスイッチは、

TDMパスと、

上記TDMバスに接続された複数個の入力ポートと、

上記TDMバスに接続された複数個の出力バッファと、 上記出力バッファにそれぞれ接続された複数個の出力ポ 10 ートと、

上記出力ポートの各々に接続されたマルチキャスト出力 バッファとを備え、

上記各入カモジュールは、

上記出力ポートの数に対応して設けられ、且つ、それぞれ複数個の入力バッファを有する出力ポートプレーンと、

上記入力バッファにおいてセルをスケジューリングする ための入力モジュールスケジューラとを備え、

上記出力モジュールの各々は、

複数個の出力回線プレーンであって、各々が、出力回線 に連結された複数個の出力回線バッファを有する出力回 線プレーンと、

上記出力バッファにおいてセルをスケジューリングする ための出力モジュールスケジューラとを備えた、異なる サービス品質要求を有する異なるクラスのストリームを サポートできるATMスイッチ。

【請求項2】 請求項1において、上記コアスイッチの 上記TD 上記出力バッファの各々は、各出力バッファ内のセルの 上記出力 レベルが第1のしきい値に到達するとシェーピング信号 30 ートと、を発生し、各出力バッファ内のセルのレベルが第2のし 上記出力 きい値に到達するとストップ信号を発生するオーバーフ バッファロー制御部を備えたことを特徴とするATMスイッチ。 上記出力

【請求項3】 請求項1において、上記複数個の入力バッファ内の各セルに対してキュータイムスタンプを付与するコネクション受付制御部と、

現在時刻を与えるタイマとをさらに備え、

上記入力モジュールスケジューラは、さらに、上記キュータイムスタンプと上記現在時刻を比較し、現在時刻に等しいキュータイムスタンプを有する上記セルの各々を 40スケジューリングするコンパレータを含むことを特徴とするATMスイッチ。

【請求項4】 請求項1において、上記コアスイッチの上記複数個の出力バッファとして、リアルタイム出力バッファが設けられると共に、上記コアスイッチは、更に、

上記リアルタイム出力バッファの数に対応した数だけ設けられ、上記出力ポートの一つにそれぞれ接続された複数個のノンリアルタイム出力バッファと、

上記出力ポートの各々に接続されたノンリアルタイムマ 50

ルチキャストパッファとを備えていることを特徴とする ATMスイッチ。

【請求項5】 請求項3において、上記入力モジュールスケジューラ及び上記出力モジュールスケジューラの各々は

上記キュータイムスタンプを記憶し、上記コンパレータ に上記キュータイムスタンプを提供するタイムスタンプ 記憶装置と、

サービス資格のあるセルの伝送レートをシェーピングす るための、上記コンパレータに接続された仮想レートシ ェーピング装置と、

サービス資格のあるセルの数をカウントするための、複数個の仮想キューカウンタと、

サービス資格のあるセルをスケジューリングするための サービススケジューリング装置と、

上記タイムスタンプを動的に更新するための計算エンジンとをさらに備えたことを特徴とするATMスイッチ。

【請求項6】 請求項5において、上記出カモジュール から上記入力モジュールへのレートフィードバックをさ の らに備えたことを特徴とするATMスイッチ。

【請求項7】 コアスイッチと、上記コアスイッチの入力側に接続された複数個の入力モジュールと、上記コアスイッチの出力側に接続された複数個の出力モジュールとを備え、

上記コアスイッチは、

TDMパスと、

上記TDMバスに接続された複数個の入力ポートと、

上記TDMバスに接続された複数個の出力バッファと、

上記出力バッファにそれぞれ接続された複数個の出力ポートと、

上記出力ポートの各々に接続されたマルチキャスト出力 バッファとを備え、

上記出力モジュールの各々は、複数個の出力回線を有 し、目つ、

複数個の出力回線プレーンであって、各々が、上記出力回線に連結された複数個の出力回線バッファを有する出力回線プレーンと、

上記出力バッファにおいてセルをスケジューリングする ための出力モジュールスケジューラとを備え、

40 上記各入力モジュールは、

上記出力ポートの数に対応して設けられた複数個の出力 ポートプレーンであって、それぞれ、上記出力回線の数 に対応する複数個の出力回線プレーンを有し、上記出力 回線プレーンの各々が複数個の入力バッファを有する出 カポートプレーンと、

上記入力バッファにおいてセルをスケジューリングする ための入力モジュールスケジューラとを備えた、異なる サービス品質要求を有する異なるクラスのストリームを サポートできるATMスイッチ。

) 【請求項8】 請求項7において、上記コアスイッチの

上記出力バッファの各々は、各出力バッファ内のセルのレベルが第1のしきい値に到達するとシェーピング信号を発生し、各出力バッファ内のセルのレベルが第2のしきい値に到達するとストップ信号を発生するオーバーフロー制御部を備えたことを特徴とするATMスイッチ。

【請求項9】 請求項7において、上記複数個の入力バッファ内の各セルに対してキュータイムスタンプを付与するコネクション受付制御部と、

現在時刻を与えるタイマとをさらに備え、

上記入力モジュールスケジューラは、さらに、上記キュータイムスタンプと上記現在時刻を比較し、現在時刻に等しいキュータイムスタンプを有する上記セルの各々をスケジューリングするコンパレータを含むことを特徴とするATMスイッチ。

【請求項10】 請求項7において、上記コアスイッチの上記複数個の出力バッファとして、リアルタイム出力バッファが設けられると共に、上記コアスイッチは、更に、

上記リアルタイム出力バッファの数に対応した数だけ設けられ、上記出力ポートの一つにそれぞれ接続された複 20 数個のノンリアルタイム出力バッファと、

上記出力ポートの各々に接続されたノンリアルタイムマルチキャストバッファとを備えたことを特徴とするATMスイッチ。

【請求項11】 請求項9において、上記入力モジュールスケジューラ及び上記出力モジュールスケジューラの 各々は

上記キュータイムスタンプを記憶し、上記コンパレータ に上記キュータイムスタンプを提供するタイムスタンプ 記憶装置と、

サービス資格のあるセルの伝送レートをシェービングするための、上記コンパレータに接続された仮想レートシェーピング装置と、

サービス資格のあるセルの数をカウントするための、複数個の仮想キューカウンタと、

サービス資格のあるセルをスケジューリングするためのサービススケジューリング装置と、

上記タイムスタンプを動的に更新するための計算エンジンとをさらに備えたことを特徴とするATMスイッチ。

【請求項12】 請求項11において、記載の上記出力 モジュールから上記入力モジュールへのレートフィード バックをさらに備えたことを特徴とするATMスイッ チ。

【請求項13】 複数個の入力ポート及び複数個の出力ポートに接続された中央パスを有するコアスイッチと、上記出力ポートに接続された複数個の出力モジュール

上記入力ポートに接続された複数個の入力モジュールと を備え、当該各入力モジュールは、複数個の共通のキュ ーと、スケジューラ部と、コネクション受付制御部とを 備えた入力モジュールとを含み、

上記コネクション受付制御部は、異なるクラスに上記キューを割り当て、入力セルストリームを、上記セルストリームに対して要求されたサービス品質にしたがって、適切なキューにルーティングすることを特徴とする、異なるサービス品質要求を有する異なるクラスのセルストリームをサポートできるATMスイッチ。

【請求項14】 コアスイッチと、上記コアスイッチの入力側に接続された複数個の入力モジュールとを備え、上記コアスイッチは、

TDMバスと、

上記TDMバスに接続された複数個の入力ポートと、 上記TDMバスに接続された複数個の出力バッファと、 上記出力バッファにそれぞれ接続された複数個の出力ポートとを備え、

上記入力モジュールの各々は、

複数個の入力バッファと、

上記入力パッファの各々に対して最低保証レート及び超 過配分加重を割り当てるコネクション受付制御部と、

20 上記最低保証レート及び利用可能な未使用帯域幅の割当から構成されるレートにしたがって、上記入力バッファ内のセルをスケジューリングするための入力モジュールスケジューラとを含み、上記配分は過剰配分重みに比例することを特徴とする、異なるサービス品質要求を有する異なるクラスのストリームをサポートできるATMスイッチ。

【請求項15】 請求項14において、上記出力パッファのセル占有率にしたがって、利用可能な未使用帯域幅を調整するための閉ループ制御器をさらに備えたことを特徴とするATMスイッチ。

【請求項16】 請求項15において、記載の上記出力 バッファのうちのどれか1つのバッファのセル占有率が 所定のシェーピングしきい値に到達するたびに、上記出 カバッファのいずれかからシェピングレート信号を送出 するオーバーロード制御部をさらに備え、上記スケジューラは上記シェーピング信号を受け、保証された最小レートのみにしたがって上記入力バッファをスケジューリングすることを特徴とするATMスイッチ。

【請求項17】 入力セルストリームのキューを作るた 40 めの複数個の入力バッファと、

上記入力バッファから上記セルストリームのキューセル を受取り、上記キューセルを各出力ポートに与える複数 個のコアバッファと、

上記出力ポートから上記キューセルを受取り、上記キューセルを各出力回線に与える複数個の出力バッファと、 上記入力バッファからの上記キューセルの送出をスケジューリングするためのスケジューラと、

上記スケジューラに上記コアバッファの負荷情報を伝送するための、上記コアバッファから上記スケジューラへの第1のフィードバックループと、

00

30

上記スケジューラに上記出力バッファの負荷情報を伝送 するための、上記出力バッファから上記スケジューラへ の第2のフィードバックループとを有し、

上記スケジューラは、上記第1及び上記第2のフィードバックループから受けとった情報にしたがって、上記入カモジュールからの上記キューセルの送出をスケジューリングすることを特徴とする、異なるサービス品質要求を有する異なるクラスのストリームをサポートできる、3重バッファ付ATMスイッチ。

【請求項18】 請求項17において、上記セルストリームに最低保証レートを割り当てるためのコネクション受付制御部をさらに備え、上記スケジューラは、上記最低保証レート以上のレートで、上記入力パッファにおいて上記キューセルをスケジューリングすることを特徴とする3重パッファ付ATMスイッチ。

【請求項19】 請求項18において、上記スケジューラは、動的レートにしたがって上記入力バッファにおいて上記キューセルをスケジューリングし、上記動的レートは、上記最低保証レートに、上記第1及び上記第2のフィードバックループの情報から決定された未使用帯域 20幅の割当を加えてなることを特徴とする3重バッファ付ATMスイッチ。

【請求項20】 請求項19において、上記コネクション受付制御部はさらに、上記キューの各々にキュータイムスタンプを割り当て、上記スケジューラは、上記キュータイムスタンプと現在時刻を比較し、現在時刻以下のキュータイムスタンプを有する各キューをサービス資格ありと定義するコンパレータをさらに備えたことを特徴とする3重バッファ付ATMスイッチ。

【請求項21】 スケジューリングすべきキュー内のセルに割り当てられたセルタイムスタンプを記憶するための第1のメモリと、

実際のキュー負荷を記憶するための第2のメモリと、 仮想キュー内のセルを記憶するための第3のメモリと、 現在時刻を発生する現在時刻発生器と、

上記セルタイムスタンプと現在時刻を比較し、現在時刻 以下のセルタイムスタンプを有するセルをサービス資格 ありと定めるための複数個のコンパレータと、

上記サービス資格のあるセルから上記仮想キューにセル を割り当てるための仮想レートセレクタと、

上記仮想キューからサービス対象のキューを選択するサ ービススケジューリングセレクタと、

上記第1メモリ内のセルをスケジューリング及び再スケジューリングするための計算エンジンとを備えたATM スイッチのためのスケジューラ。

【請求項22】 バッファであって、上記バッファにおける負荷レベルを監視し、上記負荷レベルが第1のしきい値に到達すると、上記バッファへの入力を最小レベルに低減せるようにシェーピング信号を発生し、さらに、上記負荷レベルが第2のしきい値に到達すると、上記バ 50

ッファへのあらゆる入力を停止するようにストップ信号 を発生するための第1の監視回路を有するバッファ。

【請求項23】 請求項14において、上記バッファ上で利用可能な未使用帯域幅を推定し、上記推定を示す信号を発生するための推定回路をさらに備えたバッファ。

【請求項24】 スケジューリングすべきキューに割り 当てられたキュータイムスタンプを記憶するための第1 のメモリと、

実際のキュー負荷を記憶するための第2のメモリと、

10 仮想キュー内のセルを記憶するための第3のメモリと、 現在時刻を発生する現在時刻発生器と、

上記キュータイムスタンプと現在時刻を比較し、現在タイムスタンプ以下のセルタイムスタンプを有するキューをサービス資格ありと定めるための複数個のコンパレータと、

上記サービス資格のあるセルから上記仮想キューにセル を割り当てるための仮想レートセレクタと、

上記仮想キューからサービス対象のキューを選択するサ ービススケジューリングセレクタと、

20 上記第1メモリ内のセルをスケジューリング及び再スケジューリングするための計算エンジンとを備えたATM スイッチのためのスケジューラ。

【請求項25】互いにレートの異なるデータを伝送する 複数のクラスのセルストリームをスイッチするATMス イッチにおいて、入力側及び出力側を備えたコアスイッ チと、前記コアスイッチの入力側に接続された少なくと も一つの入力モジュールと、前記コアスイッチの出力側 及び出力回線に接続された少なくとも一つの出力モジュ ールとを備え、前記出力モジュールから前記入力モジュ ールに対して、前記出力回線上の送信レートをフィード バックする少なくとも一つのフィードバックループが設 けられていることを特徴とするATMスイッチ。

【請求項26】請求項25において、前記入力及び前記 出力モジュールには、それぞれスケジューラが設けられ ており、前記各スケジューラでは、前記各クラスのセル ストリームの最低保証レートが、維持されるように、ス ケジューリングすることを特徴とするATMスイッチ。

【請求項27】請求項26において、前記各スケジューラは、前記最低保証レートに加えて、各クラスの優先度 に応じて定められた割合で、超過レートを割り当てることを特徴とするATMスイッチ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、非同期転送モード(ATM)ネットワークに関し、特に、ATMフォーラムにより定義されている種々のクラスにおけるソースからの要求に効率的に応え得る大容量マルチクラスコアATMスイッチに関する。

[0002]

0 【従来の技術】過去、電話ネットワークとコンピュータ

ネットワークは、異なる分野で開発されてきた。効果的なリアルタイム通信を保証するために、電話TDM(Time Division Multiplexing)ネットワークでは、呼が継続している間維持されるチャネルが設定される。一方、コンピュータネットワーク上で転送されるデータの多くはリアルタイムデータではないため、チャネルを設定することなく、パケットをルーティングするパケット交換が行われている。

【0003】TDMネットワークにおける一つの問題点は、不使用状態にあるソースが設定されたチャネルを不必要に占有してしまうことである。他方、パケット交換に伴なう問題点は、パケット交換では高いプロトコルオーバーヘッドを必要とするため、リアルタイム通信に適さないということである。

【0004】非同期転送モード(ATM)技術は、将来の通信交換および伝送インフラストラクチャのための重要な技術として登場してきた。尚、ATMネットワークに関する記事を集めたものとして、「Lecture Notes in Computer Science」(Broadband Network Teletraffic、James Roberts、Ugo Mocci、Jorma Virtamo(編者)、Vol. 1155、Springer 1991年、ISBN 3-540-61815-5)がある。

【0005】ATMネットワークの主な長所は、互いに異なる種々のトラフィック特性及びサービス品質(QoS)要求をともなうアプリケーションをサポートできる点にある。ATMネットワークの目標は、TDMネットワークとパケット交換の長所を組み合わせて活用するとともに、これらネットワークのそれぞれの短所を取り除くことである。すなわち、ATM交換は、TDMネットワーク及びパケット交換ネットワークに取って代わるネットワークを提供することができる。

【0006】ATMフォーラムはATM設計のために種々のガイドラインを制定してきた。これらのガイドラインは、ATMフォーラムの各種刊行物において見ることができる。ここでは、説明の便宜上、関連するいくつかの指針及び略号を以下に説明する。

【0007】現在、ATMフォーラムは、4つの主要なトラフィックサービスクラス、即ち、固定ビットレート(CBR)、可変ピットレート(VBR)、利用可能なビットレート(ABR)、及び無指定ビットレート(UBR)のサービスクラスを定めており、これらは、リアルタイムトラフィック及びノンリアルタイムトラフィックのためのサービスクラスに分類される。CBRサービスはリアルタイムトラフィックに使用され、特に、音声トラフィックに用いられる。CBR呼要求の受付の可否は、要求されたピークレートにより決定することができる。VBRサービスは映像伝送に使用される。このサービスは非常にパースト性が高いトラフィックを対象とし

ており、VBR呼要求の受付の際には、ピークレートと、持続レートと、パーストサイズとが考慮される。受付けた際にも、リーキパケットを用いるなどして、このようなソースからの伝送を調整することが望ましい。上記したCBR及びVBRサービスは、いずれも、リアルタイムトラフィックを処理する。

【0008】ABR及びUBRサービスは、ノンリアルタイムトラフィックを扱うサービスであり、主に、コンピュータ通信に用いられる。従来、ABRトラフィックは、閉ループフィードバックを用いて制御され、これは、約3%のオーバーヘッドを考慮している。

【0009】一般に、ソースは、ネットワーク中を伝搬 するリソース管理セル(RMセル)を生成する。各RM セルがスイッチを通過する際、サポート可能なレート、 すなわち、ソースがデータを送出すべきレート(一般に 明示レートと呼ばれる)を示すように、RMセルは更新 される。これらのRMセルはソースにフィードバックさ れ、ソースはその伝送レートをRMセルの明示レートに 応じて調整することができる。但し、このようなフィー ドバックシステムはかなりの遅延を有し、したがって、 リアルタイムトラフィックには用いることができない。 【0010】一方、サービスクラスに応じて、ソースは 適切なサービス品質(QoS)を要求する。一般に、Q oSは、伝送遅延と、セル損失率と、セル損失遅延変動 に基づいて決定される。上述のように、呼を受け付けた 場合でも、例えば、リーキバケットを用いてピークレー トを制御することにより、ソースにおける伝送を調整す ることができる。したがって、コネクション設定におい て、ソースは、適切な使用量パラメータ制御(UPC) 値を交渉し、望ましいQoSを申告する。次に、コネク ション受付制御 (CAC) により、ネットワークが呼を サポートできるかどうかを決定する。

【0011】ソースは、さらに、宛先アドレスも指示する。宛先アドレスを用いて、ATMネットワークは、仮想チャネル(VC)を設定し、適切なVCインディケータをソースに与える。ソースは、各伝送セル内にVCインディケータを挿入する。チャネルは、呼の継続中は、不変である。すなわち、呼の全てのセルは、同一チャネルを経由してルーティングされる。しかしながら、当該チャネルは他のソースと共有されることもあるため、仮想チャネルと呼ばれる。このことは、チャネルとソースの間には、一対一の対応関係がないことを意味している。

【0012】一般に、受け付けた呼は、ATMスイッチ内のあるバッファに対応づけられ、スケジューリングアルゴリズムによって、いずれのバッファ、すなわち、いずれの呼が目的の時間に処理されるかを決定する。スケジューリングは、好ましくは、呼受付時に保証されたQoSを考慮し、ネットワーク資源によって公平に共有されるべきである。また、このスケジューリングにおける

アルゴリズムは動作維持性を有していること、すなわち、 ち、セルがパッファ内に存在している場合には、停止すべきではないことが望ましいとされている。

【0013】この種、ATMスイッチを含むATM交換 システムが、英国特許第2,272,820号(以下、 引用例と呼ぶ)において提案されている。このATM交 換システムは、データトラフィックがピークの状態にあ る期間においても、ATMスイッチ動作を容易に行うこ とができるATM交換システムが開示されている。この 引用例に示されたシステムは、複数の入力ポート及び複 10 数の出力ポートを備えたATMスイッチ、当該入力ポー トに接続された入力ポートサーバ、及び前記出力ポート に接続された出力ポートサーバとを有しており、各入力 ポートサーバには、複数のパッファが設けられている。 このシステムでは、データを各パッファから出力ポート サーバに送信する前に、各パッファから通信すべき出力 ポートサーバに帯域幅要求を出し、出力ポートサーバに おいて、処理可能な容量があるかどうかが決定されてい る。容量が或る場合には、ATMスイッチ動作が行わ れ、他方、容量がない場合には、キューイングが行われ 20 ている。

【0014】更に、ATMネットワークに使用できるスイッチとしても、種々のスイッチが提案されている。これら提案されたスイッチは、一段構成あるいは小さい一段スイッチを多段に接続した多段構成を有している。スイッチは、一般に、セルバッファの位置によって、入力バッファ型及び出力バッファ型かに分類できる。出力バッファを設けることによって最適なスループットが達成されることは良く知られている(例えば、M. J. Karol、M. G. Hluchyj、S. P. Morganによる「Input vs. Output Queueing on a Space-Division Packet Switch」(IEEE Trans. Comm., Vol. 35、1347~1356頁、1987年12月)参照)。

[0015]

【発明が解決しようとする課題】上記した引用例に示されたATM交換ネットワークでは、出力ポートサーバに、帯域幅を受付けられる容量があるか否かが決定されている。より具体的に言えば、入力ポートに負荷が増え 40 てきた場合、空き帯域があるかどうかを問い合わせ、ある場合には、帯域を予約しておく。逆に、負荷が減ってきた場合、予約している帯域を開放しなければ、他のクラス/ポートがその帯域を利用できないため、その帯域が無駄になってしまう。また、実際、負荷の変化は、非常に激しく、且つ、予想しにくいため、引用例に示されたネットワークにおいては、トラフィックの変化に追随できず、このため、帯域の利用率が悪くなってしまう。

【0016】更に、帯域幅要求があった場合に、帯域幅 自体を変化させることについて、引用例では、何等考慮 50 されていない。更に、この引用例においては、複数のサービスクラスに適用することについても、全く開示していない。

10

【0017】一方、出力パッファを有するスイッチ構成 では、出力バッファは、ラインレートのN倍のアクセス 速度で動作することが必要である。ここで、Nは入力ポ ートの数である。スピードアップ係数Nは、いわゆる 「ノックアウト原理」(Y. S. Yeh、M. G. H1 uchyj、A. S. Acamporaによる「The Knockout Switch: A Simpl ModularArchitecture fo r High-Performance Packet Switching」(IEEE J. Selec Areas Comm. Vol. 5, 1274~ 1283頁、1987年10月)参照)を用いることに より、N=8まで下げることができる。しかしながら、 スイッチに不均一なトラフィックパターンが加えられた 場合には、望ましくないセル損失が生じることがある。 共有メモリを有するスイッチにおいても、共有メモリは N倍アクセススピードを持たなければならない。

【0018】入力バッファを備えたスイッチはスピードアップを一切必要としないが、ヘッドオプライン(HOL)プロッキングによるスループット低下が生じる。すなわち、宛先出力回線が先頭ラインセルを受け付ける準備ができるまで、入力バッファキューの先頭のセルがバッファ内の他の全てのセルをブロックする。しかしながら、先頭ラインセルによりブロックされている他のセルを他の宛先出力回線では実際には受け付けることができる場合もある。このように、受付可能なセルを不所望にブロックすることは帯域幅の効率的な使用を妨げ、不必要な遅延を引き起こすことになる。

【0019】現在のATMスイッチは比較的単純なスケジューリングと、QoSに対するサポートが限定されたバッファ管理メカニズムを有する。一方、ATM技術が広域網(WAN)市場に普及するにつれて、より多様なアプリケーションから、かなり大量のトラフィックを扱うWANコアでは、より高度なスイッチが必要となる。次世代WANコアスイッチは、大容量と、マルチクラスのトラフィックに対してQoSサポートを行なえる能力を備えることが必要であると考えられる。

【0020】したがって、本発明の目的は、このような 多様なトラフィックをサポートできるATMスイッチを 提供することである。

【0021】本発明の他の目的は、帯域の変化に容易に 対応出来るATMスイッチを提供することである。

【0022】本発明の他の目的は、帯域幅を変化させることができるATMスイッチを提供することである。 【0023】

【課題を解決するための手段】本発明によれば、複数のトラフィッククラスとサービス品質(QoS)保証をサ

ポートする大容量ATMスイッチが得られる。このスイ ッチは、CBRやVBRなどのきびしいQoS要求をと もなうリアルタイムトラフィッククラスと、ABRやU BRなどのそれほどきびしくない要求をともなうノンリ アルタイムトラフィッククラスの両方をサポートする。 この構成は、さらに、リアルタイム及びノンリアルタイ ムのマルチキャストフローを効率的に調整できる。スイ ッチは、大容量バッファを備えた入力/出力モジュール を相互接続する高速コアスイッチモジュールを備えると 共に、入力及び出力パッファの双方を有している。この 場合、コアスイッチモジュールには、小容量の高速のコ アパッファが設けられる。このように、入力パッファ、 コアパッファ、及び、出力パッファの3パッファ構成が 採用され、パックプレッシャー、即ち、出力パッファか ら入力パッファへのフィードパックを掛けることによっ り、入力ポート間の制御を避けることができ、且つ、大 容量の出力パッファの速度を低下させることができる。 尚、入力パッファは、出力ポートに対応して設置されて も良いし、出力ポート並びに出力回線に対応して設置さ れても良い。入力パッファを出力ポートに対応して設け た場合、出力ポートへのトラヒックをスケジューラで制 御できるが、出力回線の区別がないため、大きな出力パ ッファが必要となる。一方、入力パッファを出力ポート 並びに出力回線に対応して設けた場合、出力回線へのト ラヒックを制御できるため、出力バッファの容量を減少 させることができる。

11

【0024】このように、インテリジェントスケジューリング及びキュー管理メカニズムによって、コアスイッチモジュールは制御されたクラスにしたがってアクセスされる。

【0025】スイッチは、好ましくは、本発明者らにより発明され、同日付で提出される新規なスケジューリング方法、即ち、動的レート制御(DRC)とともに用いられる。このDRCは、内部輻輳を制御し、スイッチのボトルネック部で、競合するフロー間の公平なスループット性能を達成する。これは、各ボトルネック部において比例微分[proportional-derivative] (PD)制御器を用いた閉ループ制御を行なうことにより達成される。DRC方式は最低保証レートに、未使用帯域幅を公平に配分する動的レート成分を加えたレートを、各フローに 40保証する。このことは、異なるトラフィックサービスクラスに対するQoSを統合したシステムにおける基盤を与えることができる。

【0026】本発明に係わる大容量スイッチでは、DRCスケジューリングメカニズムは、インテリジェントキュー管理メカニズムとともに動作する。DRCスケジューラは、スイッチ内のボトルネック部において輻輳を検出し、スイッチの入力側に、セルを移動させることにより、輻輳を緩和する。ここで、初期パケット廃棄(EPD)や部分パケット廃棄(PPD)などのセル廃棄メカ

ニズムを、個々のクラスキューに適用してもよい。また、低い優先順位をタグ付けされたセル、すなわち、セル損失優先(CLP)ビットが1に設定されたセルは、キューがしきい値を越えると、廃棄される。DRCを用いると、スイッチ輻輳レベルにしたがって制御され、セルが廃棄されるため、セル廃棄メカニズムはより効果的に動作する。

【0027】ここに述べる本発明の大容量スイッチは、総スループット及びマルチクラスQoSに対するサポートの両方において、現在のスイッチに対して著しく改善されている。また、本発明に係わる大容量スイッチはフレキシビリティとスケラビリティを有しており、現在及び将来の高性能ATMネットワークの要望を満足させることができる。

[0028]

【発明の実施の形態】

1. 全般的な構成

好ましい実施例において、本発明の大容量スイッチは一段スイッチであり、この一段スイッチは、より大容量の 多段スイッチにおけるスイッチング素子として用いることもできる。本発明による大容量スイッチは、入出カバッファを備えたスイッチ(以下、入出カバッファ付スイッチと呼ぶ)(R. Fan、H. Suzuki、K. Yamada、N. Matsuuraによる「Expendable ATOM Switch Architecture (XATOM) for ATM LANs」(Proc. ICC 94、99~103頁、1994年5月)参照)として分類できる。入出カバッファ付構造の目標は、入力バッファ及び出力バッファの長所 を組み合わせることである。

【0029】好ましい実施例において、出力バッファは、コアスイッチモジュールの一部である小型で高速のバッファである。セルはライン速度で動作するバッファを有する入力モジュール内で主にキューイングされる。宛先出力ポート、あるいは、宛先出力回線にしたがって、入力モジュール内のセルをキューイングすることによりHOL(ヘッド・オブ・ライン)ブロッキングは回避される。この構成は、高速で大容量の出力バッファとは回避される。この構成は、高速で大容量の出力バッファをとすることなく、出力バッファ付きを用いた場合と同等のスループットを達成できる。その上、入力ポートにバッファを設けることは、出力バッファを設けることは、出力パッファを設けるよりも入力ポートにおいてセルのキューイングを行った方が、全体としてはバッファの容量を少なくできる。

【0030】本発明は、高速且つ簡単であり、クラスに関係なく、しかも、無損失でスイッチングを行なえる大容量マルチクラススイッチを提供することを主目的としており、このスイッチは、新規な高速コアスイッチ素子によって構成されている。コアスイッチモジュールに対

するアクセスは、入力モジュール(IM)のインテリジェントスケジューリングメカニズムにより制御される。 入力モジュールは、クラス毎のキューイング、或いは仮想チャネル毎のキューイングができるように構成されている。

【0031】大容量スイッチの好ましい実施例の全体図を図1に示す。図示の実施例において、コアスイッチモジュール10は、16個の入力ポートIP1~IP16と、16個のユニキャスト出力ポートのP1~OP16と、1個のマルチキャスト出力ポートMOPによって構成され、これら全ては、高速TDMバス20に接続されている。図示の実施例において、コアモジュールの入出力ポートは2.4Gbpsのレートで動作し、TDMバスは40Gbpsのレートで動作する。この例では、1セル時間内に、コアスイッチモジュールは、各入力ポートからの一つのセルを出力ポートのいずれかに交換することができるものとする。

【0033】仮想チャネル(VC)毎のキューイング(図2a)と、出力ポートに対するクラス毎のキューイング(図2b)と、出力回線に対するクラス毎のキューイング(図2c)に応じて、入力モジュールは構成される。VC毎のキューイングは、スループットの点では最良であるが、各入力モジュールに多数のバッファを必要とする。したがって、VC毎のキューイングは設計上では望ましいが、実現性の面では好ましくない。

【0034】図2bに示すように、出力ポートに応じたクラス毎のキューイングにおいて、各入力モジュールIMiは、出力モジュールの数に対応して、多数のレイヤンプレーンLOP1~LOP16、本実施例では、16個のレイヤを有している。各レイヤは、サポートする必要のあるクラス数kに対応して数個のバッファIB1~IBkを備えている。また、各入力バッファIBiには、サービスレートRil~Rikが保証されている。これにより、入力セルは、宛先出力ポートに対応する適正なレイヤに、そして、そのクラスに応じたレイヤ内の適切な入力バッファにルーティングされる。出力ポート上の負荷に対応して、DRCレートが出力モジュールか

らフィードバックされる。

【0035】図2cに示すように、出力回線に応じて、クラス毎のキューイングを行なうためにスイッチが構成されている場合、入力モジュール内には2組のレイヤ/プレーンが設けられている。まず、出力モジュールは出力ポートに対応する出力ポートプレーンOP1~OP16Iに分割されている。次に、各出力ポートプレーンを出力回線に対応する出力回線プレーンOL1~OLkに分割されている。最後に、各出力回線プレーンは各クラスに対応する複数個のバッファを備えている。この場合、2個のDRCレートがフィードバックされ、一つは、出力ポート上の負荷、他方は、出力回線上の負荷をそれぞれ示している。

【0036】同様に、出力モジュール(OMi)を各ユニキャスト出力ポートOPiに接続する。OMの出力側は、2.4Gbpsの総出力回線容量を有する1本、4本、あるいは、16本の出力回線からなる。出力モジュールは、出力回線に対応する出力プレーンに分割される。各出力プレーンは、サポート可能なクラスに対応する複数個のバッファを有する。

【0037】コアスイッチモジュール10の各出力ポート(OPi)は、2個の小さい出力バッファRTi、NRTiに組み合わされ、一方のRTiは、リアルタイムトラフィック用に指定され、他方のNRTiはノンリアルタイムトラフィック用に指定されている。好ましい実施例において、各出力バッファRTiあるいはNRTiは、200個程度のセルを記憶することができる。各ユニキャスト出力ポートの出力において、ノンリアルタイム及びリアルタイムバッファ用出力回線は、マルチキャ30スト出力ポートの対応する出力回線と組み合わされる。各セル時間のあいだ、単一のセルがユニキャスト出力ポートOPiの出力から、対応する出力モジュールOMiに伝送される。

【0038】図1を参照すると、優先順位は以下の 1)、2)、3)、4)の順で低くなる。1)マルチキャストリアルタイムトラフィック、2)ユニキャストリアルタイムトラフィック、3)マルチキャストノンリアルタイムトラフィック、4)ユニキャストノンリアルタイムトラフィック。

【0039】コアスイッチモジュールがユニキャスト及びマルチキャスト交換を実行するための基本ハードウェアを提供するが、好ましい実施例において、当該スイッチの本発明の対象となる部分は、実質上、入力モジュール(IMi)と出力モジュール(OMi)にある。各入力/出力モジュールには、スケジューラと、キュー管理部、即ち、マネージャーと、大容量のスペースを有するバッファが設けられている。コネクション受付制御器と入力/出力モジュール間とは、密に結合されているため、キューフローがそのサービス品質(QoS)要求を確実に満足させることができる。

れる。

16

【0040】各入力モジュールIMは、ATMセルヘッダ変換動作を行なうと共に、VC(図2a)及びクラスとコアスイッチ宛先出力ポート(OPi)(図2b)、あるいは、クラスと宛先出力回線(図2c)により構成されるキュー内の入力セルが格納される。ここで、キューフローの用語は、与えられたキューに対応する全てのコネクションの総トラフィックをあらわすために用いられる。コネクション受付制御器(CAC)(図3参照)はどのトラフィッククラスのキューに対しても、フレキシブルにQoSを割り当てることができ、ここでは、このQoSをプログラマブルQoSと呼ぶ。

【0041】一方、クラスキューは、リアルタイムあるいはノンリアルタイムキューに分類される。

【0042】各セル時間中、入力モジュール I M i 内に キューがあれば、スケジューラがキューのうちの一つを 選択する。選択されたキューから、ヘッドオプライン

(HOL) セルがTDMバスを経由して宛先出力ポート OPiに伝送される。キューマネージャーはキューにセルバッファを割り当て、バッファしきい値を超過した場合には、セルを廃棄する。入力モジュールIMi内のセ 20 ルのキューイングは、コアスイッチモジュール内の出力ポートにおける輻輳を回避するように設計されている。 異なる入力モジュールIMiからのキューフローの合計が出力ポートOPiにおける容量Cを越える場合に、輻輳が生じることもある。このような状況のもとで、出力ポートOPはボトルネック部となる。

【0043】出力モジュールの構成は、入力モジュール 構成と同様である。各出力モジュールは、基本的にスイ ッチの残りの部分から独立して、且つ、判断機能を備え たインテリジェント多重分離器として動作する。出力モ ジュールOM i 内で、セルはクラス及び宛先出力回線に したがってキューイングされる。出力モジュールOMi におけるセルのキューイングは、出力モジュールOMi に接続された出力回線OLiにおける輻輳によって生じ る。すなわち、出力回線に対するキューフローの合計が その容量を越えた場合に、出力モジュールにおけるセル キューが生じる。このように、出力回線OLiは、レー トの不適合が生じた場合、スイッチ内のキューフローに 対する他のボトルネック部となる。出力ポートOPi及 び出力回線OLiのようなボトルネック部における内部 スイッチ輻輳は、入力/出力モジュール内のインテリジ エントスケジューリングとキュー管理によって制御され る。

【0044】図3は、入力及び出力モジュールの構成をより詳細に示している。図示された入力モジュール30は、16個の出力ポート〇P1~〇P16に対応する16個のプレーンを備えている。各プレーンは複数個の(4個のみ図示されているが、より多くてもよい)同一構成のバッファ32を備えている。これらのバッファ32はCAC33により、それぞれのQoS要求を有する

多様なクラスに対応するようにプログラムされている。 図示された入力モジュール30において、4個のバッファはCBR、VBR、ABR、UBRの4つのサービスクラスにそれぞれに割り当てられる。CAC33は、さらに、バッファ内のセルに対して、送受信時点を指示するタイムスタンプを与える。

【0045】コアスイッチモジュール34は、複数個のバッファ付き出力ポートiに接続されたTDMバス35を備えている。図示の例では、各出力ポートは2個のバッファ、すなわち、リアルタイムバッファRtとノンリアルタイムバッファNrtを有し、出力バッファは出力モジュールに接続されている。各出力モジュールは出力回線に対応するプレーンOL1~OLkに分割されている。さらに、これらの出力プレーンには、複数個のプログラマブルバッファ及び1個のスケジューラが備えられている。

【0046】2.マルチキャスティング本発明によるスイッチの特徴は、ユニキャストだけでなくマルチキャストを効率的にサポートできる点にある。スイッチ内のユニキャストコネクションは、入力モジュールIMiへの入力回線から、出力モジュールOMiの単一の出力回線までのコネクションである。一方、マルチキャストコネクションは、入力モジュールIMiから、一つ以上の出力モジュールOMiにおける複数の出力宛先回線との間のコネクションである。コアスイッチモジュール34は、複数の出力モジュールOMi間のマルチキャストをサポートできる。2つ以上の出力モジュールOMiにマルチキャストされるセルは、入力モジュールIMiからマルチキャスト出力ポートMOPに送ら

【0047】当該マルチキャストセルも、リアルタイム あるいはノンリアルタイムセルに区分され、当該セルの コピーが一つだけマルチキャスト出力ポートMOP内の 対応するバッファに格納される。出力モジュールOM i に送出される直前に、マルチキャスト出力ポートMOP の出力側でセルが複写される。

【0048】図1に関連して述べられたように、リアルタイムマルチキャストトラフィックは各出カモジュールOMiに入力される場合、最優先順位を有している(図401において、出力における優先順位は、出力モジュールに対する入力をあらわし、且つ、垂直線方向に向いた矢印の順番により示されている。したがって、垂直線に対して一番上にある矢印が最優先順位を示している。)。【0049】与えられたセル時間内に、マルチキャスト出カポート用リアルタイムバッファの先頭にマルチキャストセルがある場合、セルは複写され、マルチキャストに関与する出力モジュールOMiに送られる。ここで、マルチキャストセルの複写は、コアスイッチモジュールのTDMバス上では行われない。

【0050】リアルタイムマルチキャストトラフィック

は、最優先順位を有するため、プロッキングされること はない。一方、ノンリアルタイムマルチキャストトラフィックは、リアルタイムマルチキャスト及びリアルタイム ムユニキャストよりも低優先順位を有している。

【0051】このことを考慮すると、与えられたセル時間内において、出力ポートOPiにリアルタイムマルチキャストセルが或る場合、或いは、マルチキャストの対象となるユニキャスト出力ポートOPiのいずれかにユニキャストリアルタイムセルがある場合には、出力ポートOPiにおけるノンリアルタイムマルチキャストセルはプロックされることになる。

【0052】3.フィードバック制御

フィードバック制御は、スイッチの効率的な動作を保証するために用いられる。コアスイッチモジュール内の出力ポートバッファは小規模であるため、すぐにオーバーフローする可能性がある。そこで、このようなオーバーフローを調整するために、2つの基本的なフィードバックメカニズムが用いられる。これらのフィードバックメカニズムには以下のようなメカニズムがある。

【0053】1. 出力ポートバッファにおけるキューを短く保ちながら、ボトルネックレートに合致させ、且つ、利用度を高く維持した閉ループフィードバックメカニズム(第一の制御メカニズム)。

【0054】2. コアスイッチモジュールの出力ポートバッファが、第一の制御メカニズムによる制御にもかかわらずオーバーフローする可能性を有する場合に起動されるしきい値ベースのレートフィードバックメカニズム(第二の制御メカニズム)。

【0055】第一の制御は、入力モジュールにおける動的レート制御(DRC)スケジューリングにより達成される。第二の制御は、コアスイッチモジュール内に組み込まれ、出力ポートOPiボトルネックにおける短期的輻輳を迅速に制御するための安全メカニズムとみなされる。コアスイッチモジュールは、各セル時間中、全ての入力モジュールIMiに出力ポートOPiの状態情報を

同報的に送るためのフィードバック経路を有している。 フィードバック信号が出力ポートから入力モジュールに 伝搬する時間は、本明細書中にτd(セル時間)であら わされ、この量はシステムに応じて異なる。

【0056】好ましい実施例において、スケジューラは、入力モジュールに対して未使用帯域幅を配分する。この場合、入力モジュールからの実際の伝送レートは、保証最小レートを越えることもある。しかしながら、状況によっては、全ての利用可能な帯域幅を用いた場合、ある出力ポートで輻輳を生じることがある。そこで、好ましい実施例において、このような輻輳を少なくするためにフィードバック信号が使用される。

【0057】好ましくは、入力ポートバッファに関連し て、3つのしきい値が、制御フィードバック信号として 生成される。これらしきい値は、1)ストップリアルタ イム (RT)、2) シェーピングリアルタイム (R T)、3)ストップリアルタイム(NRT)がある(図 1参照)。ストップRTしきい値インディケータは、リ アルタイムバッファにおける格納量がしきい値Thstop 以上である場合、1に設定され、それ以外の場合には、 ストップRTインディケータはゼロとなる。同様に、ノ ンリアルタイムキューの格納量がTh stop以上である場 合、ストップNRTは1となる。ストップ信号が入力モ ジュール I Mに到達するまで、全ての入力モジュール I Mが同一の出力ポートにセルを送出するという最悪の状 態でバッファオーバーフローが生じないように、ストッ プレきい値Thstopが最大値として選択されている。シ ェーピングRTインディケータは、リアルタイムバッフ ァがシェーピング用しきい値Th shape (<Th stop) 以上の場合、1に設定される。表1に、しきい値インデ ィケータと2ピットに符号化された出力ポートに対する 制御信号BO、B1との関係、入力モジュールにより実 行される動作が示されている。

[0058]

パック制御信号

しきい値インディケータ				ピット	入力モジュールで	
シェーピングRT	ストップRT	ストップNRT	B 1	В 0	実行される動作	
0	0	0	0	0	送信RT、停止NRT	
-0	o	1	0	1 .	送信RT、停止NRT	
1	0	0	1	0	シェーピングRT、	
	· ·		١.	•	送信NRT 停止RT、停止NRT	
1	1] · 1	1		MATERI, MATERIA	

 ック信号により、出力ポートにおけるセル損失を回避することができる。ここで、ストップ信号は、入力モジュール内の入力のキューイングを発生させる。ストップ信号がない場合、入力モジュール内におけるセルのキューイングは生ぜず、結果として、出力ポートにおいてオーバーフローが生じて、セル損失が発生してしまう。

【0059】シェーピングRTインディケータは、キュ

ーフローに対して予め割り当てられた最低保証レートに 基づき、リアルタイムトラフィックの輻輳を制御する手 段として動作する。

【0060】ここで、ある出力ポートOPjから入力モジュールIMiに対してシェーピングRT信号が受信されると、出力ポートOPjに対応する全てのリアルタイムキューフローは、その最低保証レートにシェーピングされる。すなわち、リアルタイムキューは、利用できる未使用帯域幅に関係なく、その最低レートでスケジューリングされる。この動作により、リアルタイムキューフローに対する最低保証スループットを確保しながら、出力ポートOPjにおけるリアルタイムキューの格納量が大きくなるのを防ぐことができる。

【0061】このように、リアルタイムキューフローは、輻輳がない場合、最低保証レートより大きいレートで処理され、輻輳がある場合には、最低保証レートに等しいレートで処理される。

【0062】以下に詳述するように、DRC(動的レートコントロール)スケジューラでは、リアルタイムキューフローに対しては、ストップ信号が低い確率しか発生 20しない。

【0063】4. トラフィッククラス及びサービス品質 (QoS) サポート

4.1 リアルタイムトラフィック

CBRやVBRなどのリアルタイムトラフィックでは、 セル遅延と、セル損失と、セル遅延変動(CDV)に対 して厳しい要求が加えられている。コネクション受付制 御(CAC)アルゴリズムについて言えば、大容量スイ ッチ構造を採用することによりQoS保証を提供するこ とができる。このようなCACアルゴリズムとして、 G. RamamurthyとQ. Renによる「Mul ti-Class Connection Admis sion Control Policy for H igh Speed ATM Switches (p roc. IEEE INFOCOM 97 (神戸、 日本) 1997年4月) によって提案された手法を本発 明に係わるスイッチのCACにおいても用いることがで きる。このCACは、リアルタイムキューフロー内のコ ネクション全てのQoS要求を満足させるように、必要 な帯域幅を算出する。すなわち、CACは、任意のキュ ーフロー内のコネクションの統計的多重化を考慮してい る(統計的多重化は、全ストリームに必要な帯域幅が各 ストリームに必要な個々の帯域幅の合計よりも少ないと いうことを考慮した手法である)。必要な帯域幅は、各 コネクションに対するUPCパラメータ及びフローに対 するバッファの予備割当て量に基づいて算出される。し かしながら、この従来技術では、計算された最低レート はCACの目的のためだけに用いられ、スケジューラで は使用されていない。

【0064】DRCスケジューリングメカニズムは、各 50 明によるスイッチに適用した場合の、DRCの基本原理

キューフローがその最低保証レートを受けとり、したがって、QoSがフロー内のコネクション全てについて確実に保証する。コアスイッチ素子においてリアルタイムトラフィックがノンリアルタイムトラフィックに対して高い優先権を持ち、出力ポートからのシェーピングフィードバックメカニズムにより、輻輳状態においても、最低レートは短時間内においても保証される。すなわち、輻輳状態のもとでは、シェーピングフィードバックメカニズムにより、未使用帯域幅の分配が停止され、これにより、レートを最低保証レートに低下させて輻輳を緩和する。この状態では、最低保証レートが確実に保証される。さらに、シェーピングモードにおいて、最低レートでの動作を行なっているキューでは、サービスを受けることができる場合、当該優先ビットがセットされる。

20

4. 2 ノンリアルタイムトラフィック

ノンリアルタイムトラフィッククラスにはABR及びUBRが属している。これらのクラスは、通常、QoSに対する要求は厳しくないが、最低スループットが要求されることがある。ノンリアルタイムキューフローについての最低レートは、フロー内のコネクション全てについての最低スループットの合計に等しい。大容量スイッチスケジューラは、DRCスケジューリングを行なうことによって、各ノンリアルタイムフローに対して最低レートを保証できる。スイッチボトルネックにおける未使用帯域幅も、競合するキューフロー(リアルタイム及びノンリアルタイムの両方)間で分配される。未使用帯域幅の分配は、異なるトラフィッククラスに割り当てられた重みω1に依存して行なわれ、好ましくは、これらのレートは動的に割り当てられる。

【0065】UBRソースはレート制御されず、従来のスイッチ構造においてスループットの損失を引き起こし得る。動的レート制御では、UBRキューには、その最低レートに、未使用帯域幅の公平な割当を加えたものが与えられる。ABRソースは閉ループフィードバックメカニズムによってレート制御される。スイッチにおいて、明示レート(ER)値が、コネクションフローにおける各ボトルネック部において算出される。大容量スイッチ構造において、ABR ER値は、出力モジュールク部において算出される。ERを算出するために様々な方法が用いられる。しかしながら、好ましい実施例において、ABR ER値はDRCレートの算出と同様に算出される。

【0066】5. 動的レート制御

動的レート制御(DRC)は、大容量スイッチにおいて 用いられるセルスケジューリングのためのメカニズムで ある。DRCについては米国特許出願番号08/92 4,820号に記載されているが、説明の便宜上、本発 明によるスイッチに適用した場合の、DRCの基本原理 の概要を以下に説明する。また、A. KolarovとG. Ramamurthyによる「Design of a Closed Loop Feed Back Control for ABRService」(p

Control for ABRService」(proc. IEEE INFOCOM 97 (神戸、日本)1997年4月)には、ATMネットワークに適用した場合のABRサービスに対するフィードバック制御が記載されている。しかしながら、以下の説明におけるフィードバックは、ATMスイッチに適用されていることは留意すべきである。

【0067】DRCの基本原理は、各クラスのキューを仮想ソースと同様に扱い、そのサービスレートを動的に調整することにより、スイッチ内のボトルネック部における利用可能な未使用帯域幅に反映させることである。すなわち、各クラスは、その最低保証レートに、利用可能な未使用帯域幅の動的に調整され、公平に配分されたレートを加えたレートで処理される。スケジューリングは、キューサービスレートを算出し、全てのキューについてレートシェーピングを行なうことによって実現される。スケジューリングに対するこの方法の重要な特徴は、全てのキューを平均的なキューの集合に変え、クラスのQoSを、そのクラスに対して保証された帯域幅によって決定することである。ここで、平均的なキューは、CACにより各クラスに割り当てられる。

5.1 最低保証レート

スイッチにおける任意のコネクションに対するQoSを保証するために、スイッチでは、トラフィック特性と帯域幅リソース間のマッピングが行なわれる。任意のコネクションiのトラフィック仕様には、セル損失確率と、遅延、および/または遅延ジッタであらわされた一組の30QoS要求が含まれている。指定された要求の全てに関連したアルゴリズムを実現するよりも、これらの要求全てを関連した単一の変数にこれらの要求をマッピング、即ち、変換するほうが簡単である。

【0068】DRCの好ましい実施例では、要求が帯域幅、又は、レートMiにマッピングされている。具体的に言えば、コネクションiにレートMiを割り当てることにより、当該QoS要求が満たされることになる。好ましい例において、Miは、コネクション受付制御(CAC)アルゴリズムによって与えられる。この場合、レ 40ートMiは、QoSに対する要求の全てを満たすように、十分に近似されなければならない。

【0069】一旦、Miが決定されると、スケジューラはコネクションiに対して最低レートを保証する。このことは、コネクションiのQoSが保証されることを意味している。このように、上記したスケジューラはひとつの変数のみを考慮すれば良いから、構成によって簡単になる。

【0070】ここで、N個のコネクションが容量Cのリンク上に、多重化されるネットワーク内における集線位 50

22

置について考察してみよう。この場合、次の数1式の関係が成立することは明らかである。

[0071]

【数1】

 $\sum_{i=1}^{N} M_{i} \leq C$

単純な先入れ先出し(FIFO)スケジューラを使用した場合、各コネクションに対して割当帯域幅Miを保証10 することはできない。例えば、あるコネクションがその割当分Miより高いレートで伝送し、これにより、別のコネクションから帯域幅を奪ってしまうことがある。

【0072】コネクションがその割当分より多くの帯域幅を使用しないように保証する単純な方法は、各コネクションiのピークレートをMiに限定することである。このことは、例えば、リーキバケットなどの公知の方法を用いて、割り当てられた最低レートに各コネクションのピークレートをシェーピングすることにより実施することができる。

0 【0073】図4は、各キューiを含むN個のキューが それぞれのレートMi(i=1,…,N)にシェーピン グされた場合を示している。この例では、シェーピング されたトラフィックストリームは、次に多重化され、下 流側パッファのレートC以下のレートでFIFO順に処 理されている。

【0074】ピークレートによる制限によって、全ての コネクションについて最低レートを保証することができ る。しかしながら、このスケジューリング規則では、コ ネクション i は、広い帯域幅が利用可能な場合でさえ も、割り当てられたMiより多くの帯域幅を用いること はできない。例えば、コネクションiがリンク帯域幅C を共用する唯一のアクティブなコネクションである場 合、全リンク容量Cが利用可能であっても、帯域幅Mi だけしか使用できない。さらに、統計的多重化が行なわ れることを前提として最低レートMiを算出する場合、 リンク容量を超える確率は小さいため、全帯域幅が共有 された場合を仮定して、コネクションiのQoSが保証 される。この種の共用は、コネクションのピークレート が値Miに制限される場合には起り得ない。統計的多重 化利得を前提として算出される割り当て帯域幅Miは、 統計的多重化が行われない場合には、QoSを保証する には不十分になるおそれがある。

【0075】一方、静的レートに基づくスケジューラのレート制御メカニズムは、開ループと呼ばれることがある。これは、スケジューラが動作維持型でないこと、すなわち、システム内で処理すべきセルがある場合でさえも、出カリンク上にセルが送出されない空白の時間があることである。この場合、利用可能な帯域幅がこれらのスケジューリング規則では、無駄になる可能性がある。

【0076】他方、上記したDRCスケジューラは、閉

ループ制御メカニズムによってこの問題を解決してい

23

【0077】DRCスケジューラの基本原理を図5に示 す。前述のように、各トラフィックストリームは、リン クレートCの共通のFIFOキューに入力される前に、 ピークレートについてシェーピングされる。しかしなが ら、シェーピングレートRiは、リンク上で利用可能な 帯域幅の量を反映するように動的に算出される。具体的 に言えば、コネクションiは、Riにピークレートシェ ーピングされるものとすると、Riは次式で与えられ る。

[0078] Ri=Mi+wiE

ここで、Eは、ボトルネック部における推定未使用帯域 幅(本明細書中では超過レートあるいは超過帯域幅とも 呼ぶ)である。一方、wi≥0であり、静的あるいは動 的に割り当てられる任意の重み係数である。通常、E≧ 0 であるため、R i \geq M i が成り立つ。上式からも分か るように、コネクションiには最低レートMiが保証さ れるが、未使用帯域幅が利用可能である場合には、より 高いレートで伝送することもできる。逆に、輻輳中に は、スケジューラがEをゼロとすることにより、輻輳が 解消されるまで、その最低保証レートでのみキューは処 理されることがわかる。

・5. 2 閉ループレート制御

図6は、DRCスケジューラにおいてコネクションに分 配される利用可能な帯域幅を検出する閉ループレート制 御システムを示している。ここで、時間を、長さTの区 間に分割して、離散的にあらわすものとする。Xi

(n) はn番目の区間内に、コネクションiにより発生 されるセル数を示す。また、量Q(n)は第2段パッフ ァ内のセル数を表わし、第1段バッファでは、各コネク ションストリームは、次式で与えられるレートにしたが ってシェーピングされるものとする。

[0079]

Ri(n) = min(Mi + wiE(n), C)コントローラ、即ち、制御器は、Q(n)が目標のキュ ーしきい値Q0に近い値に保たれるように、E(n)を 算出する。平衡状態において、十分なフローがソースか ら与えられている場合、第2段パッァへの全フローレー トはリンク容量と一致しなければならない。

24

【0080】このように公式化していくと、E(n)の 算出は制御問題となることがわかる。この問題はKol arov及びRamamurthyによる前述のABR 論文に開示されているように、ABRサービスについて 明示的なレート(ER)を算出する問題に、ある程度、 類似している。しかしながら、スイッチ内でERを実現 することは単純化できる。DRCスケジューラには、単 一のコントローラで十分である。レート制御はスイッチ 内で局部的に生じるため、フィードバック遅延(図6参 **照)はサンプリング区間Tに比して小さい。この遅延** は、フィードバック遅延を考慮する必要があるABRに おけるフロー制御とは異なり、無視できる。

【0081】上記した点を考慮すると、Kolarov 及びRamamurthyの論文に開示された制御はノ ンリアルタイムABRサービスに対してのみ適用できる のに対し、本発明に係わる制御は、リアルタイム及びノ ンリアルタイムのサービスに対して適用できることが特 徴である。

【0082】コントローラの設計を単純化するために、 滞留時を無限に有する単一ソースが第1段に設けられて いるものと仮定する(すなわち、この滞留時により、利 用可能なリンク容量が常に満たされているものとす る)。 E (n) は時間 n においてコントローラにより算 出された超過レートを示すものとする。この場合、R (n)は、単一ソースに対する第1段から第2段へのフ ローレートである。

【0083】ε (n) =Q (n) -Q0は、時間nにお けるキューの長さと目標のキューの長さQ0との誤差を あらわすものとする。離散的な時間に関するPD(Prop ortional Differential)コントローラは、一般に、次の 数2式によってあらわすことができる。

[0.084]

【数2】

$$E (n+1) = E (n) - \alpha 0 \epsilon (n) \alpha 1 \epsilon (n-1) - \cdots$$

$$-\alpha u \epsilon (n-u) - \beta 0 E (n) - \beta 1 E (n-1) - \cdots$$

$$-\beta v E (n-v)$$
(1)

ここで、 α i (i=1, ···, u) と、 β i (i=1, ..., v) は、実数の係数である。

【0085】DRCスケジューラでは、単純な2パラメ

上記したことから、本発明に係わるコントローラは簡略 化した構成を備えると共に、レートシェーピングの速度 を向上させることができる。

5. 3 オーバーロード (過負荷) 制御 閉ループコントローラは、誤差 ε (n) = Q(n) - Q ータフィルタを用いることができ、この場合、(1)式 は次式のように簡略化できる。

[0086]

$$E(n+1) = E(n) - \alpha 0 \epsilon(n) - \alpha 1 \epsilon(n-1)$$
 (2)

る。しかしながら、全入力トラフィックR(n)における る変動は閉ループコントローラの動作速度も速いことが ある。この場合、目標値Q0に近くなる前に、キューの 長さQ(n)が大きな値に増大することがある。このよ うな状態は、最低保証レートMiよりかなり大きいレー Oの絶対値が小さくなるようにレートE(n)を調整す 50 トで伝送を行なうコネクションにより引き起こされる。

Q(n)の値が大きくなると、最低レートに近いレートで伝送を行なっているコネクションの遅延性能に悪影響を及ぼすおそれがある。閉ループコントローラの応答時間は遅すぎてスケジューラの第2段における過負荷を回避することができないため、好ましい実施例では、別の過負荷制御手法が用いられる。

25

【0087】第2段バッファが特定のシェーピングしきい値を越えると、フィードバックシェーピング信号がDRCスケジューラに送られる。このシェーピング信号は、スケジューラに、全てのキューを最低保証レートMiでシェーピングさせ、未使用帯域幅の分配を停止させる。この動作により、輻輳を緩和できる高速過負荷制御を実現できる。従来技術のバックプレッシャ信号と異なり、本発明に係わるシェーピング信号は、輻輳が存在する場合に、最低保証レートでキューを伝送させる重要な機能を持っている。ここでも、全てのキューに第2段バッファのキューに対して全てのセル送出を停止させることを指示するストップバックプレッシャ信号が更に使用されてもよい。

【0088】特に、従来技術において、単純な二元的 (停/進) バックプレッシャ制御を行なうことにより、 全てのキューに対するスループットを等化できる。すな わち、各キューはC/Nスループットを達成する。さら に、二元的信号がしばしば発生すると、セル遅延変動 (CDV) が大きくなり、これによって、リアルタイム コネクションのQoSが悪影響を受けるおそれがある。 【0089】前述した点を考慮して、好ましい実施例で は、2つの信号、すなわち、シェーピング信号及びスト ップ信号が用いられる。シェーピング信号しきい値は、 ストップ信号しきい値より低く設定され、輻輳を緩和さ せるとともに、最低保証レートでの送信が可能とする。 ストップ信号しきい値は非常に高く設定され、シェーピ ング信号を用いていることから、ストップ信号はリリー フ弁のように、最後の手段として出力されるため、殆ど 出力されない。

 $\sum_{i,1}^{M} M_{ij1} \leq C$, for

5. 4 大容量スイッチのためのDRCスケジューリン

5. 4. 1 単一ループフィードバック

図2 bの入力モジュールにおいて、セルは、トラフィッククラスおよびコアスイッチモジュールの宛先出力ポートに応じて、キューとして格納される(以下、このような構成をクラス/OPキューとして示す)。ここで、

(i, j, 1) は、クラス i 及び入力モジュール 1 内の 宛先出力ポート j に対応するキューを示すものとする

) (以下では、入力モジュール内の特定のキューに言及するために、入力モジュールに番号を付けずに、単に、

(i, j)と表記する場合もある)。各クラス/OPキューは、フローレートを制御可能な仮想ソースとして取り扱われる。

【0090】コネクション受付制御(CAC)アルゴリズムにしたがって、各キューに対して最低保証サービスレートを与えるスイッチを構成できる。この最低レートの値は、クラスのQoS目標と、受付けたコネクション数と、これらのトラフィック特性により決定される。Mij1は、キュー(i,j,1)の最低保証サービスレートを示すものとする。入力モジュールスケジューラでは、各入力モジュールキューが最低保証レート以上のスループットを達成できることを保証しなければならない。この場合、リアルタイムトラフィックに対しては、比較的高速におけるスループットが保証されなければならない。また、ノンリアルタイムトラフィックについても最低保証スループットを確保しなければならないが、この場合には、より低速におけるスループットが保証されなければならない。

30 【0091】最低レートの合計は、各出力ポート及び各入力モジュールにおける回線容量を越えてはならない。 すなわち、次の数3式の関係を満足しなければならない。

[0092]

[数3]

each OP jand

 $\sum_{i,j} M_{ij1} \leq C$ for each IM 1.

40

最低レートにしたがって、キューフローを静的にレートシェーピングすることにより、レートを保証することができる。しかしながら、上述したように、静的スケジューリング規則のもとでは、出力ポートボトルネック部において帯域幅を利用できる場合であっても、割り当てられた最低レートより高いレートでキューを伝送することはできない。静的なスケジューリング規則では、出力ポートのボトルネック部に関連して動作が維持されない(すなわち、出力ポートでは、送信すべきキューが入力

モジュールに存在する場合でも、不動作の状態になる時

間がある)から、キューフローが統計的に多重化されない。この場合、キューフロー内のコネクション間で統計的多重化が行なわれるだけである。

【0093】キューフロー間で統計的多重化を達成するために、本発明では、動的レート制御(DRC)スケジューリングが使用される。ボトルネック部となる可能性のある出力ポート」において、超過レートE」は、出力ポートにおけるトラフィック利用度及び宛先OP」に対応する入力モジュールの全てのキューにおけるキュー長さをあらわす情報に基づいて算出される。E」を算出す

るための方法については、後述する。動的レートRij 1は、次式にしたがって、キュー(i, j, 1)に割り 当てられる。

【0094】Rij1 = Mij1 + wiNij1 Ej ここで、wiは、クラスiに対して予め割り当てられた重み係数であり、Nij1は、キュー(i, j, 1)に関連するアクティブコネクションの数をあらわす。リアルタイムコネクションについて言えば、Nij1は、単純にキュー(i, j, 1)に割り当てられたコネクションの数である。ノンリアルタイムコネクションについては、Nij1は、いくつかの実際のコネクションが不動作状態にあるため、キュー(i, j, 1)に割り当てられたアクティブコネクション数の推定値として算出される。wiの値は、マルチクラスCACに用いられる手法に基づいて決定される。

【0095】上記したことからも明らかな通り、レート Rijlは、CACにより決定される静的部分Mijl に対して、動的部分wiNij1Ejを加えたものであ る。静的部分により、最低保証レートが与えられ、一 方、動的部分により、キューフローが、出力ポートのボ トルネック部において、公平に(重みwiにより決定さ れる)且つポトルネック部にオーバーロードすることな く、未使用帯域幅を有効に利用することが可能になる。 ·【0096】DRCスケジューリングは、また、出力モ ジュールキュースケジューラに対しても同様に適用され る。出力モジュールにおいて、セルは、トラフィックク ラス及び出力回線に応じて、キューイングされる。入力 モジュールスケジューリングについて前述したものと同 じ表記を用い、(i, j, 1)が、クラスi及び出力モ ジュール〇M1における宛先出力回線 j に対応するキュ ーを示すものとする。OM1におけるキュー(i, j, 1) に割り当てられた動的レートRij1 (チルダ付

[0097]

【数4】

$$\widetilde{R}_{ij1} = \widetilde{M}_{ij1} + w_i \widetilde{N}_{ij1} \widetilde{E}_{j1}$$

ここで、Mij1 (チルダ付き) は、キュー (i, j,

き)は、次の数4式によって決定される。

1) についての最低保証レート、Nij1 (チルダ付き)は、キュー(i,j,1)に割り当てられたアクティブコネクションの数、Ej1 (チルダ付き)は、OM1における回線jについてのDRCレートである。5.4.2 デュアルループフィードバック前述したセクションにおいて、DRCレートEjは、出力ポートOPjにおけるボトルネック部について算出され、当該DRCレートEjがレートRij1を算出するのに用いられた。第2のボトルネック部として、レートの不一致により、出力モジュールの出力回線にボトルネックが生じる場合が考えられる。出力回線がオーバーロード状態になると、出力モジュールのキューは長くな

り、セル損失が多くなると共に過少利用率の状態になる ことがある。

【0098】このような問題は、図2cに示すように、出力モジュール内の出力回線に応じて入力モジュールにおけるセルをキューイングすることにより、緩和することができる。

【0099】より具体的に言えば、(i, j, k, 1) の表記は、クラスi、宛先出力モジュールj、宛先出力回線k(出力モジュールj内)、及び入力モジュール1のキューを示すものとする。また、表記(i, j, k)は、宛先OMj及び出力回線kにおけるクラスiのキューをあらわすものとする。この場合、入力モジュール内のキューの数は係数しと共に増加する。ここで、しは出力モジュール毎の出力回線の数である。入力モジュールから出力回線のボトルネック部に第2のフィードバックループを追加して、DRCスケジューリングを行なうことにより、スイッチ性能をさらに向上させることができる。以下、この点を簡単に説明する。

【0100】第2のフィードバックループにおいて、レートEjkはOMj内の出力回線kにおけるキュー内のセルの数に基づいて算出される。ここで、Ejkは出力モジュールj内の出力回線kに対応するボトルネック部において利用可能な帯域幅をあらわし、この帯域幅をレートとして、全ての入力モジュールIMに伝達される。これを用いて、各入力モジュールではキュー(i,j,k,1)に対する動的レートRijklを次式により算出する。

[0101]

Rijkl=Mijkl+wimin {Ej、Ejk} り ここで、Mijklは、キュー (i, j, k, 1) につ

ここで、M1 J k I は、キュー (1, J, k, I) についての最低保証レートを示す。このようにして動的レートを算出することにより、出力モジュール J 及び出力回線k (出力モジュール J内) における双方のボトルネック部のレートを動的に調整できる。実際には、入力モジュール I Mのキューを制御する動的レートは、前述した2つのフィードバックループにおいて算出される。これら2つのフィードバックループのうち、第1のフィードバックループのうち、第1のフィードバックループは出力モジュール内の任意の出力同様に接続されている。この構成では、出力モジュールにおけるキューを短くし、且つ、高い利用率を維持することができる。すなわち、DR Cスケジューリングによる制御を行なう場合、セルをキューイングする動作は大部分入力モジュールで行なわれることになる。

【0102】6. スケジューラの設計 6. 1 レートベースのスケジューリング 各セル時間内に、入力モジュール I Mのスケジューラ は、セルを宛先OPに送出できる次のキューを決定す る。DRCスケジューリングは、各キューに対して動的 に算出されたレートに基づいて行なわれる。この動的レートを与えられると、入力モジュール I Mは、処理すべき次のキューを決定する2段階アルゴリズムを実行する。

【0103】● 第1段: 仮想レートシェーピング ● 第2段: サービススケジューリング仮想レートシェーピング及びサービススケジューリングについては、 後述する。

【0104】表記(i, j)であらわされるキューについて考察する。この場合、当該キューは、クラスi(i=0, …, 7)及び宛先OPj(j=0, …, 15)によってあらわされる。当該キュー(i, j)は、次に示すパラメータを有している。

【0105】● TSij: タイムスタンプ。これは、12ビットの整数部及び8ビットの小数部を持つ20ビットレジスタに記憶される。タイムスタンプは、キューがサービスに対してスケジューリングあるいは再スケジューリングされるたびに、更新される。TSijはゼロに初期化される。

【0106】● AQij: 実際のキューサイズ。これは、キュー内(i, j)に含まれるセルの数である。AQijは、セルがキュー(i, j)に到着するたびに増加し、あるセル時間に処理すべきキューiをスケジューラが選択するたびに減少する。AQijは、16ピットレジスタに記憶され、ゼロに初期化される。

【0107】 ● VQij: 仮想キューサイズ。これは、キュー(i, j)に対する仮想キューに含まれるセルの数である。VQijは、8ビットレジスタに記憶され、ゼロに初期化される。好ましい実施例において、VQijは、255を越えて増加することはない。

【0108】 ● WFij: ラップアラウンドフラグ。これは、現在クロック(時刻)のサイクルを示す2ピットフラグであり、1に初期化される。

【0109】 ● Mij: 最低保証レート。この量は CACにより与えられ、間隔IMijとして記憶される。

【0110】● Jij: 最低保証レートについての間隔。これは、キュー(i, j)についての最少保証レートMijの逆元であり、12ピットの整数部及び8ピットの小数部を持つメモリに20ピットの数として記憶 40 される。

【0111】 \blacksquare Ej: DRCレート。DRCレートはOPjのグローバル仮想キューに基づきOPjにおいて算出される。この値は、IMに記憶されない。

【0112】 ● wi: クラスiについての重み係数。これは、シェーピングレートRijの算出に用いられる8ビットの整数である。

【0113】 ● Rij: 算出されたシェーピングレート。これは、キュー(i, j)のトラフィックをシェーピングするためのDRCアルゴリズムによって算出さ

れたレートである。この値は、間隔 I i j として記憶される。

【0114】 ● Iij: 算出されたレートの間隔。 これは、+ュー(i, j) についてDRCアルゴリズム により算出された、レートRijの逆元である。

【0115】 Pij: スケジューリング優先権。 これは、1 ビットフラグである。P ij = 1 は、キュー (i, j)が、仮想キューにスケジューリングする次の セルを見つけることの優先権を有することを示す。

0 【0116】● PVij: 仮想キューからのサービス優先権。これは1ビットフラグである。PVij=1は、キュー(i, j)が、仮想キューからサービスする(OPに送出する)次のセルを見つけることの優先権を有することをあらわしている。

【0117】 $lacksymbol{lack}$ Sij: シェーピング信号。この信号を設定した場合、キュー(i, j)は、MCRVートでスケジューリングしなければならない。信号Sijは、次の条件において、1に設定される。

【0118】1. キュー(i, j)は、RTタイプであり、シェーピングRT信号は、<math>1に設定される。

【0121】ここで、NRTトラフィックは、第3の場合においてのみシェーピングされる。

【0122】 ● Nij: アクティブVCの数。RT キューについて、この数は単純に、CACにより登録さ 30 れたVCの数である。これは、VCを全てアクティブと 仮定するからである。長期にわたって休止状態となり得 るNRTキュー(すなわち、UBRやABR)につい て、アクティブなNRTキューの数は、サブセクション 5.5で説明する計数メカニズムにより推定される。

【0123】上述した好ましい実施例において、タイムスタンプはキュー毎に割り当てられるが、セル毎にタイムスタンプを割り当てることによりレートシェーピングを実行することもできる。このような実施例において、現在時刻CT以下のタイムスタンプを有する全てのセルはサービスの資格があるものとする。

現在時刻及びラップアラウンド

各入カモジュール I Mは、現在時刻を記憶する12ビットカウンタCTを有している。ここで、各時間の単位は、2.4Gbpsにおける1セル時間、すなわち、175nsである。1サイクルは、212セル時間、すなわち、CT=0から始めてCTが循環する[wrap around]までに必要とする時間として定義される。CTが一巡する度毎に、各キュー(i,j)に対するWFijフラグは、WFijが3未満の場合、1ずつ増加する。この動50作は、一セル時間内で行なうことができる。タイムスタ

ンプTSij及びフラグWijは、合せて、現在時刻に

関してキュー(i, j)に対して保持される時間の値を 示す。WFのとり得る4つの値の意味が、表2に示され ている。

31

[0124]

【表2】

WFiiの値

WFij	意味: TSijは…
0	CTの1サイクル前
1	CTと同一サイクル内
2	【 CTの1サイクル後
3	. CTの少なくとも2サイクル後

TSijの値は、WFijとともに、ラップアラウンド が生じた時でさえも、キュータイムスタンプと現在時刻 の相対値を決定することを可能とする。

6.2 仮想レートシェーピング

仮想レートシェーピングは、各キュー(i, j)に割り 当てられたタイムスタンプTSijに基づいて行なわれ る。タイムスタンプTSijは、キュー(i, j)のフ ローレートがRijかMijに制限されるように、更新 される。動的レートRijは、輻輳が生じていない状態 では、タイムスタンプ計算に用いられる。輻輳が生じて いる状態では、最低レートMijが用いられる。最低レ ートをキュー(i, j)に対するタイムスタンプ計算に 用いられた場合には、優先ビットPijが1に設定され る。

【0125】現在時刻以下のタイムスタンプを有するキ ューは、有効と判断される。現在時刻は、フリーランニ ングクロックにより指示されており、クロック間の間隔 は1セル時間に等しい。各セル時間の間、入力モジュー ルIMスケジューラは、1に設定された優先ピットPi jを有するキュー(i, j)に与えられる優先権を備え た次の有効キューを選択する。有効キュー、すなわち、 キュー(i, j)が選択されると、仮想キューカウンタ VQijは1だけ増加する。仮想キューカウンタは、キ ューとして有効であるが、まだ送出されていないセルの 数を計数する。AQijはキュー(i, j)内のセルの 数を示す。仮想キュー内にスケジュールされていないア クティブなキューにまだセルがある場合、すなわち、A Qij>VQijであれば、タイムスタンプTSij は、実際のキュー内の次のセルをいつスケジューリング するかを指示するように更新される。タイムスタンプは また、キュー(i, j)に、セルが到来すると更新され

【0126】スケジューリングアルゴリズムにしたがっ て、次の2つの条件により、優先ピットPijが設定さ

【0127】1. タイムスタンプTSijの現在時刻 からの遅れが1/Mijよりも多い。

OP」における輻輳を制御するため [0128] 2.

に、最低保証レートMijでキューフローをシェーピン グする必要がある。第1のケースは、ローカルIMスケ ジューラがトラフィック及び算出されたシェーピングレ ートを維持することができないために、発生する。レー ト計算が適切なレートに収束するのに時間がかかるた め、IMスケジューラにおけるシェーピングレートの瞬 時的合計が回線レートCを超過してしまう場合がある。 これは、次の数5式であらわされる。

[0129]

【数 5 】

$$\sum_{ij} R_{ij} > C$$

この状態が発生すると、複数のキューが同じセル時間内 に有効となる。

【0130】第2のケースにおいて、キューは、シェー ピングモードでスケジューリングされる。すなわち、キ ューサービスレートがRijからMijに変更される。 シェーピングモードは、以下の条件のもとで、呼出され

【0'131】1. キューはリアルタイムであり、OP からのシェーピング信号あるいはストップ信号が有効で

【0132】2. キューがリアルタイムで、宛先〇P についての仮想キューカウンタVQのカウント値の部分 合計値がしきい値を越える。

[0133] 3. 算出された動的レートRは、最低レ ートMに等しい。

【0134】最初の2つの条件は、出力ポートにおける リアルタイムトラフィックについて輻輳の発生を示すも のである。この状態ではシェーピングモードに迅速に切 り換えることにより、このような輻輳を緩和するととも に、最低レート保証を維持できる。シェーピングモード で動作するキューに優先権を与えることにより、最低レ ートを保証できる。有効なキュー(i, j)が第1段ス ケジューラにより選択されると、その仮想キューカウン タVQijが1だけ増加する。優先ピットPijが1に 設定されると、第2段の優先ピットPVijが1に設定 される。

【0135】セルが空のキュー(i, j)に加わると、 40 キューは有効になり、次にキューが処理される時間を指 示するためにタイムスタンプTSijが再計算される。 このプロセスをスケジューリングと呼ぶ。第1段スケジ ューラがキュー(i, j)を選択した後、仮想キューカ ウンタVQijは1だけ増加する。アクティブなキュー 内に、仮想キュー内にスケジューリングされていないセ ルがまだある場合、すなわち、AQij>VQijの場 合には、タイムスタンプTSijは、実際のキュー内の 次のセルがスケジューリングされる時間を指示するよう に更新される。このプロセスを再スケジューリングと呼 50 ぶ。スケジューリングスケジューリングについてのアル

34 ステップS730において、Sij=1であると、すな

わち、OPがオーバーロードになると、キュー(i, j)には、最低保証レートシェーピングされ優先権Pi j=1 が与えられる(ステップS775)。この場合、ステップS795において、タイムスタンプは次式にしたがって更新される。

【0142】TSij=TSij+Jij また、ラップマラウンドフラグWF;;

また、ラップアラウンドフラグWFijは、ステップS 755において、適切に調整される必要がある。

10 再スケジューリング′

再スケジューリングアルゴリズムを図8に示す。このア ルゴリズムは、現在時刻CTに対して適合時刻を過ぎて しまったキューを処理し、必要に応じて再スケジューリ ングすることを目的としている。ここで、キュー(i, j) を処理するということは、その仮想キューカウンタ VQijを1だけ増加することを意味する。アルゴリズ ムは、Pij=1の優先権を有するキューに(i, j) のラウンド・ロビンサーチを行なう。この場合、サーチ は、クラスi (i=0, …, 7) と、さらに宛先OPj(j=0, …, 15) に対して反復的に行なわれる。図 8には示されていないが、このサーチは以下のようにし て、実行される。まず、第1のサーチ処理では、Fij =1で且つ、優先ビットがセットされた(即ち、Pij =1)キュー(i, j)を見つける動作が行なわれる。 このサーチでキューが見つからなかった場合、第2のサ ーチ処理が、Fij=1をもつキューを見つけるために 実行される。再スケジューリングアルゴリズムは、全て のキューが検査されるか、現在セル時間の終了を示すタ イムアウトが起こるまで、実行される。

【0143】Fij=1という条件は、下記が成立する場合にのみ真である。

【0144】1. AQij>VQij。これは、実際のキュー内に、仮想キュー内にスケジューリングされていない少なくとも1つのセルがあることを意味する。

【0145】2. VQij<FF(16進)。カウンタVQijは、VQij=FF(16進)であるとき、増加を停止する8ビットカウンタである。したがって、最大256個のセルを仮想キューにスケジューリングできる。最大値に達すると、再スケジューリングのためにキューはバイパスされなければならない。すなわち、仮想キューカウンタは255を越えて増加することはできない。仮想キューカウンタの限界を1に設定した場合、これは、実際には、仮想キューを使用不能にすることになる。スケジューラは、レートシェーピングを行なうが、レート計算は、仮想キューの全体のサイズに基づくものであってはならない。

【0146】3. WFij \geq 2あるいは(WFij=1及びTSij \geq CT)。この条件が真であるならば、キュー(i, j)はその適合時間を通過したこと、すな50わち、TSijは、CTに記録されている現在時刻より

【0136】可変CCTは、タイムスタンプTSijに 10 関連する現在時刻の値を含む14ビットの整数変数である。WFijは1に初期化される。表 2を参照すると、AQij-VQij=1が成立する場合には、必然的に、WFij ≥ 1 となることがわかる。

【0137】ステップS720において、CCTは、次式により計算される。

【0138】CCT=CT+(WFij-1) <<12ここで、<<は、2 進左シフト(桁送り)演算(すなわち、212の乗算)を示している。

【0139】スケジューリングアルゴリズムにおける次 20 のステップは、CCTと13ピットの整数TSij+I Mij"を比較することである。ステップ730において、

CCT < TSij + Jij'' (3)

【0140】しかしながら、ステップS 730において、式(3)が真であるならば、処理はステップS 760に進んで、S i j の値をチェックする。S i j の値に応じて、最低保証レートM i j あるいは算出されたレートR i j でキューは、スケジューリングされる。ステップS 760において、S i j = 0であれば、すなわち、OPがオーバーロードされていなければ、キュー(i, j)には、ステップS 770において、優先権P i j = 0を付すると共に、算出されたレートR i j が割り当てられる。この場合、ステップS 780において、

CCT < TSij + Iij'' (4)

の条件が偽であるならば、処理はステップS750に進み、キューは現在時刻CTにスケジューリングされる。 ステップS780の条件が真であれば、タイムスタンプは、ステップS790において、次式のように更新される。

[0141] TSij=TSij+Iij

早い時点をあらわしている。有効なキュー(i, j) が、ラウンド・ロビンループサーチ中に見出だされる と、次に、VQijを1だけ増加させる処理が行なわれる(S820)。仮想キューの優先ビットは、次式にしたがって更新される(S820)。

【0147】PVij=max (Pij, PVij) すなわち、PVijは、それがすでに1に設定されていたか、あるいは、Pijが設定されている場合に1に設定される。

【0148】次に、AQij>VQijであれば(S830)、キューを再スケジューリングする必要があり(S840)、そうでなければ、再スケジューリングの必要はない(S815)。再スケジューリングステップにおいて、一時的な変数であるCCTがスケジューリングアルゴリズムと同様に算出される(図7参照)。

グアルゴリズムと同様に算出される(図7参照)。 【0149】 CCT=CT+(WFij-1) 〈<12C CT<TSij+Jij" が偽であれば、キュー(i, j)は、現在時刻に遅れていると判定される(S850)。したがって、現在時刻に追いつくために、キューは、最低保証レートMijで、1に設定された優先ピットPijを付して、スケジューリングされる(ステップ S865及びS875)。一方、CCT<TSij+Jij" が真であれば、Sijの値はステップS860においてテストされる。Sij=0のとき、キューは、Pij=0を付してレートRijでスケジューリングされる(ステップS8700及びS880)。そうでない場合、処理は、ステップ<math>S8650及びS87500。共立一は、優先権OmegaO

【0150】 TSijがJijあるいはIijを加えることにより更新されると、その結果、オーバーフロービットZijが生じる。Zij=1の場合、タイムスタンプTSijは次のサイクルに進み、WFijは1だけ減少されることになる。そうでなければ、WFijはそのままの状態を維持する。この動作は、ステップS890で行なわれる。

6. 3 サービススケジューリング

各セル時間中には、高々1個のセルが、入力モジュールからコアTDMバス上を宛先出力ポートに送出される。図9に示されるように、セルを送り出すべきキューは、40 優先ピットPVijに基づいて、ラウンド・ロビンサーチにより、決定される(ステップS900)。第2段スケジューラにおいて、キューは、VQij>0で、且つ、キューについての宛先OPバッファがストップモードにない場合、サービスを受け得るものと判定される。サービスを受け得るキューが見つかると(ステップS900でyes)と、キュー内の最初のセルがTDMバス上を伝送される(ステップS910)。また、ステップS910において、VQij及びAQijの両方が1だけ減少し、仮想キュー優先ピットPVijがゼロにリセ 50

ットされる。再び、VQijの値は、サービスを受け得るセルの数を示していることは注意すべきである。

6.4 ハードウェア構成

図10は、スケジューリング動作を実行するためのハードウェアの構成を示している。主要な構成要素は、以下のとおりである。

【0151】1. タイムスタンプTSij用の記憶装置。これらは、複数個のレジスタ100として実現することができる。

0 【0152】2. コンパレータ110のアレイ。キュー(i, j)に関連づけられたコンパレータは、TSijとCTを比較する。

【0153】3. 実際のキューAQij用の記憶装置。これはカウンタ200のアレイとして実現できる。

【0154】4. 仮想キューVQij130用の記憶 装置。

【0155】5. コンパレータの出力に対して優先権をラウンド・ロビン(PRR)式にサーチするプロック135(仮想レートシェーパー)。

0 【0156】6. 仮想キューについてPRRサーチを 実行するプロック145(サービススケジューラー)。

【0157】7. 計算エンジン150。

[0158]8. コアスイッチからの[stop/s]hape/go」信号。

【0159】図示された仮想レートシェーパー135 は、キュー(i, j)に対する優先ピットPijを用いて、仮想レートシェーピングを行なう。仮想レートシェーピングの際、仮想レートシェーパー135は、Pij =1の優先権をもち、TSij \leq CTが成立するキュー(i, j)を探す。AQij>VQijであれば、仮想キューVQijは、1だけ増加する。

【0160】サービススケジューリングのためのPRRサーチを行なうサービススケジューラ145は、PVij=1の優先権を持ち、VQij>0の仮想キューをラウンド・ロビン式にサーチする。仮想キュー(i, j)は、宛先出力ポート」に対応するストップ信号(stop)がない場合にのみ、有効となる。

【0161】計算エンジン150は、DRCスケジューリングに応じて、レートRijを動的に更新する。レー40 トRijは、次式にしたがって算定される。

【0162】Rij=Mij+wiNijEj ここで、式中の値は次のとおりである。

【0163】● CACからの情報:

- 最低保証レートMij
- クラス重みwi
- コアスイッチモジュールからのストップ/ゴー/シェープフィードバック。

【0164】 ● キュー(i, j) に関連づけられた、 アクティブなコネクションの推定数Nij。

0 【0165】● 出力モジュールjからのIRMセル中

に含まれる超過レートEj。計算エンジンは、さらに、 サプセクション6.2で説明したスケジューリング及び 再スケジューリングアルゴリズムにしたがって、タイム スタンプTSijを更新する。

37

6.5 アクティプVCの推定数

キュー(i, j)に対するアクティブVCの数Nijは、レートRijの計算と、出力モジュールで算出されるER値に用いられる。リアルタイムコネクションについては、アクティブVCの数は、CACアルゴリズムにより受け付けたVCの数であると見なされる。UBRや 10 ABRなどのノンリアルタイムコネクションについては、CACによって受け付けたVCの数は、任意の時間におけるアクティブなVCの実際の数よりはるかに大きい場合がある。これは、一般に、ノンリアルタイムVCではQoSを保証する必要がなく、長期間にわたって空き状態にある場合もあるからである。

【0166】そこで、ノンリアルタイムトラフィックについてVC数を推定する方法が必要とされる。好ましい

実施例の40Gスイッチでは、単純なVCテーブルルックアップ法が用いられる。このテーブルには、各ノンリアルタイムVCに対して、1ピットエントリ(ゼロに初期化される)と、キュー識別子(i,j)とが保持されている。時間は、長さTsをもつ区間に分割される。VCkに属するセルがある区間において到着する場合、対応するテーブル上のエントリがゼロであると、このエントリがセット状態となり、カウントNijは1だけ増加する。あるいは、テーブル上のエントリがすでにセットされている場合には、何の動作も行なわれない。当該区間の終了の際、Nijは、その区間のアクティブVCの数の推定値をあらわしている。次の区間がスタートする前に、この値Nijは全てクリアされる。アクティブVC数のより平滑化された推定値は、指数平均により次の数6式により求められる。

[0167]

【数6】

 $\overline{N}_{ij}(n) = \epsilon N_{ij}(n) + (1 - \epsilon) N_{ij}(n - 1)$

zzτ, ε ∈ (0, 1).

7. レート計算

7. 1 DRCレート

7. 1. 1 単一フィードパックループ

単一フィードパックループの一般的構造を図2bに示す。それぞれ入力モジュールIM及び出力モジュールOMにおいてDRCスケジューリングを行なうためのレート値Ej(出力モジュールjに対応)とEj(チルダ付き)(出力回線jに対応)は、0.5msごとに1回計算される(セクション5参照)。

【0168】ここでは、DRCレートEの算出方法について説明するが、E (チルダ付き)も同様にして算出される。図11は、DRCスケジューリングレートの計算のためのフローチャート図を示す。図11において、E (n)は、n番目(0.5ms)のサンプリング区間において算出された一般的なDRCレート値をあらわす。記号VS(n)は、ボトルネック部に対応する仮想キューサイズの合計をあらわす。DRC値Ejに関連したVS(n)は、全ての入力モジュールを介して、出力ポートjに送られる全ての仮想キューの合計をあらわしている。同様に、NS(n)は、全ての入力モジュールを介して、出力モジュールがして、出力モジュールがして、出力モジュールがして、出力モジュールがに送られるアクティブVCの総数をあらわす。

【0169】DRC値Ejkに関連したVS(n)は、出力モジュールjと出力回線kに対応する全ての仮想キュー合計をあらわす。この場合、NS(n)は、出力モジュールj内の出力回線kに送られるアクティブVCの数を示している。

【0170】この例では、OPポトルネック部における 仮想キューの全体の長さに基づいて、Eを算出するため 50

に閉ループ比例微分制御器(コントローラ)が用いられる。OPチャネル利用度が値U0(95%)を越える(ステップS1110参照)と、OPボトルネック部に対応する仮想キューの全長を目標値N0の近くに保つように、制御器によりEの値を調整する。OPチャネル利用度がU0より低い場合、制御器は、利用度がU0に近づくようにEを調整する。

【0171】CT(n)は、n番目の走査期間中にOPの出力において観察されるセルの数のカウント値を示す。Cが1つの走査期間中のセル時間の数であれば、n番目の期間における利用度はU(n)=CT(n)/Cで算出される(ステップS1100)。V(n)は、n番目の期間中のOPに対応する仮想キュー全長を全てのIMついて合計した値を示す。U(n)>U0であるならば、誤差は次式により算出される。

[0172]D(n) = V(n) - N0

ここで、N0は、目標仮想キューの全長である。さもなければ、誤り信号が目標の利用度C0=U0Cに基づいて算出され、誤り信号は次式により算出される。

[0173]D(n) = CT(n) - C0

各走査期間中に、ボトルネックレートが下記の比例微分 (PD) 制御に関する式を用いて算出される。これは、 誤差をゼロにすることを目的としている(ステップS1 140)。

[0174] E (n+1) = E (n) $-\alpha 0D$ (n) $-\alpha 1D$ (n-1)

上式において、係数 α 0及び α 1は、システム安定性と高速の応答時間を保証するように設計された定数である。本発明者らにより実施されたシミュレーション実験

において、定数は、 α 0=1.25及び α 1=-0.75に設定された。レートがゼロより大きくなければならないという条件は、次式の演算により確保される。 【0175】

 $E(n+1) = max \{E(n+1), 0\}$ レート値は、また、ポトルネック回線レートによっても 限定されなければならない。これはすなわち、次式であ らわされる。

[0176]

 $E(n+1) = min \{E(n+1), 0\}$ レートは、[cells/0.5ms] の単位で算出される。誤り信号D(n)、D(n-1)及び値E(n)は、次のレート計算のためにD(n-1)として格納される(ステップS1150)。

7. 1. 2 デュアルループフィードバック デュアルループを用いてフィードバックを行なう場合、 出力回線にしたがって、入力モジュール内にセルをキューイングすることが必要である(図2c)。また、カウンタは各出力回線に対してキューイングされたセル数を 保持しなければならない。ここで、AQjkは、出力モジュールjの出力回線kに対してキューイングされたセルの数を示すものとする。

【0177】この場合、DRCレートEjk(出力モジュールj内の出力回線kに対応する)は、0.5ms毎に1回算出される(前述したセクション5.4.2参照)。Ejkの計算は、単一ループの場合に説明したEjの計算と同様である。しかしながら、この場合、実際のキューサイズAQjkは、図11においてVSで示した仮想キューカウント値のかわりに用いられる。キューサイズAQjkは、次に説明するように、出力モジュールj内の出力回線kに対するABR明示レートの計算にも用いられる。

7. 2 ABR明示レート 7. 2. 1 出力モジュール ボトルネック

ABRサービスクラスについて、明示レート(ER)値は実際のABRクラスキューのサイズに基づいて算出される。ここで説明するABRレート計算の方法は、上記に引用したKolarovとRamamurthyによるABRサービスの論文において展開された方法にある程度類似している。但し、より高速の2.4Gbps回 40線速度を扱うための修正とスイッチ方式の実現のための修正が加えられている。さらに、ABRレート計算は、0.5ms毎に1回実行される。各宛先OPについて、ER値ERj(j=1,…, 16)が算出される。

【0178】図12には、明示レートERの計算に関するフローチャートが示されている。このフローチャートは、出力モジュールOMボトルネック及び出力回線ボトルネックの両方に適用される。Cabr(n)は、n番目の0.5ms期間中に到着するABRセルの数を示す。ステップS1200において、n番目の期間中のA

BRに対する利用度は次式のとおり算出される。 【0179】Uabr (n) = Cabr (n) \angle C ここで、Cは、ボトルネックレートにおける0.5ms

期間内のセル時間の総数である。

【0180】AS (n) は、n番目の期間についてのボトルネック部(出力モジュールあるいは出力回線)に対応する実際のABRキューのサイズを示す。すなわち、AS (n) は、あるボトルネック部に向けられた全てのABRキューについての実際のキューサイズの合計である。期間n-1における値AS (n-1) がメモリに記憶されている。この状態で、AS (n) とAS (n-1) の差がしきい値(ステップS1210において150個のセルとして例示されている)を越えたものとする。このことは、ABRキューが急速に大きくなり、高速制御を用いなければならないことを示している。したがって、ステップS1215において、IRRフィルタがアクセスされる。IRRフィルタは、また、AS (n) がしきい値Thighを越えたとき(ステップS

1220)、あるいは、フラグF=1である(ステップ S1230)ときにも、アクセスされる。 【0181】ステップS1240において、ABRトラ

フィックの利用度が目標より少ないと判断すると、処理は、ステップS1250に進む。他方、多い場合には、ステップS1250に進む。他方、多い場合には、ステップS1250に進み、低利得フィルタが用いられる。ステップS1250において、実際のABRセルの合計が、低い方のしきい値T1owより少ないと判定されると、処理はステップS1255に進み、ここで高利得フィルタが用いられる。しきい値T1ow以上であれば、処理はステップS1245に戻り、低利得フィルタが用いられる。

【0182】図13は、IRRフィルタの動作を示す。 IRRフィルタには、DRCローカルレートEの何分の 一かに等しいERレートが単純に設定される。この場 合、次式の関係が成立する(ステップS1310)。

【0183】ER(n+1)=E(n)/2 I R R フィルタは、A S(n)の値がしきい値 T

IRRフィルタは、AS(n)の値がしきい値Tlow より大きいか小さいかに応じてフラグFを設定あるいはリセットする(ステップS1320)。

【0184】図12から、F=1の場合に、IRRフィルタはアクセスされることがわかる。これにより、ABRトラフィックに対しては厳しい制限が加えられることになる。図13において、誤り信号D(n-1)は、IRRフィルタにおいて使用されなくても更新され、記憶される。

【0185】図14は髙利得フィルタの動作を示す。主要な制御式は次の数7式のとおりである。

[0186]

[数7] ER (n+1) = ER (n) $-\alpha$ 0 D (n) / NSabr (n) $-\alpha$ 1 D (n-1) / NSabr (n-1)

50

ここで、NSabr(n)は、あるボトルネックに対応 するアクティブABRであり、VC全ての合計の推定値 であり、ABRクラス重みWabrにより重み付けされ た値である。フィルタ係数の値は、ローカルDRCフィ ルタにおけるものと同じである。すなわち、 α 0=1. 2、 α 1=-. 75である。髙利得フィルタについて、 フィルタ係数は、NSabrによって決定される。

【0187】フィルタにおける動作は以下のように行わ れる。まず、実際のキュー長さと目標長さの差が決定さ れる。ステップ1410において、ステップ1400で 10 制御式は次の数8式のとおりである。 計算された差から、髙利得フィルタが使用される。ステ ップ1420において、D(n)は、次回に備えてD

$$ER (n+1) = ER (n) - \alpha 0D (n) - \alpha 1D (n-1)$$

 $-\beta 0ER (n) - \beta 1ER (n-1)$

低利得フィルタの係数はNSabrによって決定されな い。低利得フィルタのための係数値は、表3に示されて いる。

[0190]

【表3】

低利得ABRフィルタについての係数値

係数	值 :
a 0	0.0627
a 1	-0.0545
βO	0.8864
βl	0.0955
B 2	0.0545
βЗ	0.0136
B 4	-0.0273
β 5	-0.0682
86	-0.1091
β 7	-0.1500
β8	-0.1909
β 9	-0.2318
<i>B</i> 10	-0.2727

低利得フィルタにおける処理動作は、利得式が異なるこ とを除き、高利得フィルタの処理動作と同じである。し たがって、図15に示された低利得フィルタの処理動作 の説明はここでは省略する。

7.3 制御情報の伝送

全てのDRCレートとABR ERレートの計算はそれ ぞれの出力モジュールOMにおいて実行される。各走査 期間において、各入カモジュールIMは、全ての出カモ ジュールOMにキューの長さをあらわす情報を伝送す る。この情報は、内部リソース管理(IRM)セルと呼 ばれる特別の制御セルによって伝送される。これらのセ ルは入力モジュールIMにより生成され、制御シグナリ ングオーバーヘッドを構成する。

【0191】キュー長さ情報に基づいて、各OMjは、 局部的な制御を行ない、この制御ではDRCレートEj を算出する一方、ABRソース制御の際に、明示レート (ER) ERjを算出する。ABR ER値は、ソース の方向に向かうリソース管理(RM)セルにより、遠隔 42

(n-1) に置き換えられる。ステップ1430におい $T, max \{ER (n+1), 0\}$ の動作を行なうこと によって、ER (n+1) が負ではないことが保証され る。更に、min {ER (n+1), E (n) } の動作 を行なうことによって、ER(n+1)がローカルDR CレートE(n)以下であることを保証する。ステップ 1440において、全てのER値は、時間的にシフトさ

【0188】図15に示された低利得フィルタにおける

[0189]

 $-\beta 10ER (n-10)$

【数8】

ABRソースに伝送される。同様に、出力モジュールO Mにより生成されたIRMセルは、入力モジュールIM にDRCレート情報を伝送するために用いられる。

(6)

【0192】8. パッファ管理

20 スケジューラと共に動作する各入力モジュール I M及び 出力モジュールOMは、バッファ割当ての機能を持つキ ューマネージャーを備えている。好ましい実施例による 大容量スイッチ構造において、出力モジュールOMバッ ファは、出力回線ボトルネック部における競合から生ず る輻輳を扱い、一方、入力モジュール I Mバッファは、 OPボトルネック部における競合から生ずる輻輳を扱 う。入力モジュール I M及び出力モジュールOM内のキ ューマネージャーは、独立したものであるが、同様な構 造を備えている。入力モジュール I M及び出力モジュー 30 ル〇M内のセルバッファは、全てのキュー間で共有され るが、最大キューサイズには制限がある。

【0193】各キューには、トラフィッククラス及びQ oS要求に基づいて予め割当てられたセル廃棄しきい値 が設定されている。廃棄しきい値は、サイズ増加順に下 記のとおり挙げられる。

【0194】 ● CLP=1であるセルを廃棄。

【0195】 ● 初期パケット廃棄(EPD)。新たな パケットに属するセルを廃棄。

【0196】 ● 部分パケット廃棄 (PPD)。全ての セルを廃棄。キューマネージャーは、最低保証レートに シェーピングされている、あらゆるキューフロー中にお けるCLP=1であるセルを廃棄する。このようにし て、CLP=0であるトラフィックには最低保証レート が割り当てられる。

【0197】9. 性能評価

DRCスケジューリングの主要な目標は、スイッチにお けるボトルネックレートを整合させて、輻輳回避と、高 効率の維持という2つの目的を満足させることである。 さらに競合するクラス間で公平に未使用帯域幅を配分す 50 ることをも目標の一つとしている。このセクションで

は、スイッチ設計におけるDRCスケジューリングの主要な性能特性を強調するために、いくつかの代表的なシミュレーション結果を提示する。

9.1 レート制御の収束

図16を参照して、コアスイッチモジュール上の同一の 出力ポート1に送出される2つのフローが与えられた場 合におけるスイッチの動作を説明する。

【0198】1. 一定の入力レート0.58及び最低 保証レートM1=0.6を有する、IM1上のCBRフロー

【0199】2. 一定の入力レート0.9及び最低保証レートM2=0.3を有する、IM2上のUBRフロー。この場合、UBRフローに対しては、その最低保証レートが守られないことがある。これは、UBRソースがネットワーク端において監視されないことから、発生する。対照的に、CBRソースは、その最低保証レートより低いレートで実際に伝送を行なっている。

【0200】フローiのDRCレートは、Ri=Mi+Eで算出される。ここで、Eは、閉ループ制御により算出される利用可能な未使用帯域幅である。時刻0におい 20 て、帯域は空いているから、初期的に、E=1である。すなわち、2つのフローが時刻0において同時に生成されると、各フローは、まず回線レート、すなわち、Ri (0+)=1 (i=1, 2) で伝送される。

【0201】時刻 t=0+において、OP1への総フローレートは1.48である。したがって、OP1においてパッファリングが行なわれる一方、全仮想キューが入力モジュールにおいて形成される。DRCメカニズムは、DRCレートEを低下させることにより動作を開始する。

【0202】図17は、フローレートRi(t)のグラ

フを示している。図から、レートが比較的迅速に(約6 msで)定常状態値に収束することがわかる。CBR7 DR1(t) は0.58の帯域幅を用い、UBR7D DR2(t) はレート0.9で入力モジュール DR2(t) 入力される。しかし、DBR7D DR2(t) DR2(t) DR2(t) DR2(t) DR2(t)

ートEについての正しい値は、0.12である。このた

め、レートは次式のように収束する。

【0203】R1(t)→0.72及びR2(T)→
10 0.42CBRフローR1(t)はレート0.72で出
カポートOP1に伝送できるが、入力モジュールIM1にはレート0.58で入力される。一方、UBRフロー
R2(t)は、入力モジュールIM2においてレート
0.42にシェーピングされる。UBRセルは、セルバ
ッファ容量を超過した後、IMにおいて廃棄される。

9. 2 リアルタイム対ノンリアルタイム遅延性能 遅延性能を調べるために、フロー2をランダムなオン・ オフ期間を有するUBRフローに置き換えることによ り、上記の例を修正する。オン・オフ期間は、それぞ

れ、平均8及び12 [セル時間] を用いて指数的に分散される。オン期間中、フロー2では、一定レート0.93で入力モジュール I M 2 にセルが与えられるものとすると、フロー2の平均レートは、0.372である。

【0204】また、M2=0.38を設定する。シミュレーションから得られた遅延量を表4に示す。平均遅延量は、対応する98%信頼区間とともに、セル時間の単位で与えられる。CBRフローがごくわずかな遅延と遅延ジッタを受けることがわかる。

[0205]

30 【表4】

CBRフロー1及びUBRフロー2についての遅延性能

遅延量 [セル時間]	CBR7p-1	UBR7p-2
平均遅延	0. 90±0. 066	2. 54±0. 71
標準個差遅延	0. 03	9. 09
平均interdeparture	1. 51±0. 11	1. 61±0. 11
標準interdeparture	0. 67	4. 28

表 4 において、interdepartureは、セルが出力回線から出力されるときのセル間隔であり、例えば、セルAAとBの出力時刻がそれぞれ t 1 及び t 2 であるものとすると、interdeparture f は、 t 2 - t 1 となる。

【0206】ここで、フロー1をCBRクラスからUBRクラスに変更する場合を考慮する。UBRフローとして、フロー1は、フロー2とともに、OP1のノンリアルタイムバッファにおいてバッファリングされる。この例のシミュレーション結果を表5に示す。表5における両方のフローの平均遅延量は、表4における対応する遅

延量に対して増加していることがわかる。特に、CBRフローとしてのフロー1の遅延量は全て、UBRフロー40 としての対応する遅延量よりも著しく良好であることがわかる。この例は、スイッチ構造が、ノンリアルタイムトラフィックに比べてリアルタイムトラフィックに対して提供するよりきびしいQoS制御を行なうことを証明している。

[0207]

【表 5】

UBRフロー1及びUBRフロー2についての遅延性能

遅延量 [セル時間]	UBRフロー1	UBR71-2
平均遅延	1. 79±0. 42	1. 59±0. 22
標準偏差遅延	5. 0	3. 92
平均interdeparture	1. 5 ±0. 11	1. 62±0. 12
標準interdeparture	1. 03	4. 26

9.3 DRC対静的優先権スケジューリング 図18は、3つのオン・オフ型フローを与えられたスイッチを示している。3つのフローの仕様を表6に示す。 各フローは、トラフィッククラス、平均オン・オフ期 間、オン期間時のレート、ソース入力モジュール、宛先 出力モジュール、最低保証レート(DRCに対する)に 関連づけられている。

[0208]

10 【表6】

でル 3つのフローの仕様

フロー Nο.	クラス	平均オン	平均 オフ	オンレート	1 M	O P	м 1
1	Rt-VBR	1 2	8	0. 9	1	1	0.65
2	Nrt-VBR	8	1 2	0. 93	1	2	0.3
3	Rt-VBR	7	1 3	0. 93	2	1	0.33

フロー1及び3は、リアルタイムVBRフローであり、フロー2は、ノンリアルタイムVBRフローである。さらに、フロー1及び2は、IM1におけるサービスにつ 20いて競合する。この例では、DRCスケジューリングとIM1における静的優先権スケジューリングを比較する。静的優先権は、リアルタイムVBRフロー1に、ノンリアルタイムVBRフロー2より高い優先権を与える。明らかに、フロー1は、この方式のもとで最高の遅延性能を達成する。しかしながら、このことは、フロー2には悪影響を与える。DRCスケジューリングでは、

両方のフローにレート保証を与えることにより調整が行なわれる。

【0209】DRC及び静的優先権スケジューリングについての遅延結果をそれぞれ表7及び表8に示す。静的優先権のもとでは、フロー1は小さい遅延しか受けない。しかしながら、フロー2の遅延は、比較的大きい。DRCのもとでは、フロー1の遅延性能は、少しだけ調整されるが、フロー2の遅延性能は著しく向上する。【0210】

【表7】

DRCスケジューリングのもとでの選延結果

是延量 [セル時間]	フロー 1	フロー2	フロー3
平均遅延	28. 0±3. 68	25.6:3.62	34.9:5.53
標準偏差遅延	31.24	31.82	63. 40
平均interdeparture	1.57±0.11	2.24±0.14	2.11:0.16
標準interdeparture	1.02	2.00	3. 14
	1		

[0211]

【表 8 】 静的優先権スケジューリングのもとでの選延筋果

遅延量[セル時間]	フロー1	フロー2	フロー3
平均遅延	10.5±1.81	121.5=17.4	3.25:0.33
標準偏差遅延	26. 48	104.3	7.72
平均interdeparture	1.56±0.11	1.92:0.14	1.57:0.11
標準interdeparture	2. 09	3. 68	3. 94
	ì		

40

[0212]

【発明の効果】上記説明からわかるように、本発明によるスイッチは、異なるQoSを有するセルストリームを効率的に処理するものである。さらに、本発明によるスイッチは、効率的な優先権方式を用いて、ユニキャスト及びマルチキャスト伝送を効率的に多重化する。スイッチの入力側と、コアと、出力側にバッファを用いることにより、ボトルネックを悪化させることなく、動作維持を可能とする。さらに、シェーピングフィードバック信号が、一時的な輻輳を緩和させるとともに、最低保証レ

ートを確約するために、動作維持を一時的に停止するために用いられる。

【0213】また、本発明では、入力パッファ、出力バッファ、及び、コアバッファの3重バッファ形式を採用すると共に、フィードバック方式を採用することにより、高速の大容量パッファを必要とせず、且つ、入力ポート間における制御を軽減できる。

【図面の簡単な説明】

【図1】本発明の好ましい実施例によるコアスイッチモ 50 ジュールの構造を示す図である。

【図2】(a)は、本発明の好ましい実施例によるVC 毎のキューを構成する入力及び出力モジュールの構造を 示す図である。(b)は、本発明の好ましい実施例によ る出力ポートクラス毎のキューを構成する入力及び出力 モジュールの構造を示す図である。(c)は、本発明の 好ましい実施例による出力回線クラス毎のキューを構成 する入力及び出力モジュールの構造を示す図である。

【図3】本発明の好ましい実施例による入力及び出力モ ジュールの構成をより詳細に示す図である。

ラを示す図である。

【図5】本発明によるDRCスケジューリングを実現す るスケジューラを示す図である。

【図6】閉ループレート制御を示す図である。

【図7】タイムスタンプに応じてセルをスケジューリン グするためのアルゴリズムのフローチャートである。

【図8】タイムスタンプに応じてセルを再スケジューリ ングするためのアルゴリズムのフローチャートである。

【図9】 仮想キューからセルを処理するフローチャート である。

【図10】本発明の好ましい実施例によるスケジューラ のブロック図である。

【図11】DRCスケジューリングについてレート計算 のためのアルゴリズムのフローチャートである。

【図12】ABRについての明示的レート計算のフロー チャートである。

【図13】ABRについてのIRRフィルタのフローチ ャートである。

48

【図14】ABRについての高利得フィルタのフローチ ャートである。

【図15】ABRについての低利得フィルタのフローチ ャートである。

【図16】コアスイッチの出力ポートに与えられる2つ のセルストリームフローを示す図である。

【図17】 CBRフロー及びUBRフローについてDR 【図4】最小レートシェーピングをともなうスケジュー 10 Cレートの収束を示す、図16のモデルで実施されたシ ミュレーションで収集されたデータのグラフである。

> 【図18】コアスイッチの2つの出力ポートに与えられ る3つのセルストリームフローを示す図である。

【符号の説明】

10、34 コアスイッチモジュール

20、35 TDMパス

30 入力モジュール

32 バッファ

33 CAC

100 レジスタ

110 コンパレータ


200 カウンタ

130 仮想キューVQij


135, 145 プロック


150 計算エンジン


【図1】



【図3】








【図11】

【図12】



フロントページの続き

(72) 発明者 プライアン マーク アメリカ合衆国,ニュージャージー 08540,プリンストン,4 インディペン デンス ウエイ,エヌ・イー・シー・ユ ー・エス・エー・インク内 (72)発明者 ゴパラクリシナン ラママーシー アメリカ合衆国, ニュージャージー 08540, プリンストン, 4 インディペン デンス ウエイ, エヌ・イー・シー・ユ ー・エス・エー・インク内